[發明專利]制作半導體器件結構的方法

有效

• 申請號: 201010218040.5
• 申請日: 2010-06-23
• 公開（公告）號: CN102299075A
• 公開（公告）日: 2011-12-28
• 發明（設計）人: 何有豐;胡亞蘭
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L21/768;H01L27/04
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;徐丁峰

技術領域

本發明涉及半導體制造工藝，特別涉及一種制作半導體器件結構的方法。

背景技術

在半導體器件微型化、高密度化、高速化、高可靠化和系統集成化等需求的推動下，半導體器件的最小特征尺寸也從最初的1毫米發展到現在的90納米或60納米，并且在未來的幾年內將會進入45納米及其以下節點的時代，若不改變半導體器件的組成成分和結構，僅單純的按比例縮小半導體器件會因其飽和漏電流(IDSS)過大而變得不可行，所以半導體器件在按比例縮小的同時會改變一些構件的成分或結構來減小IDSS。例如，可以調整晶體管柵極下方溝道區的長度來改變結合溝道區的電阻，由此提高晶體管效率。但是，由于熱載流子而導致的門限電壓會隨時間而變化，以及可能產生互導的惡化。解決該問題最好是在半導體器件結構中設置源/漏極擴展區即輕摻雜區(LDD區)。此外，在半導體器件結構的溝道區產生應變也可使載流子的遷移率增加，同時可以減小半導體器件結構的體積，并可以提高半導體器件結構的電學性能。

一般而言，希望在N型半導體器件結構的溝道區感應出一個從源極到漏極方向的張應力，以利增加電子遷移率；在P型半導體器件結構的溝道區感應出一個從源極到漏極方向的壓應力，以增加空穴遷移率。以下以半導體器件結構的PMOS區域為例進行說明。

具體地，制備半導體器件結構的PMOS區域的源/漏極(S/D)擴展區的方法可以如下：首先，在具有N阱的半導體襯底區域(PMOS區域)上形成柵極結構。接著，在該柵極結構的兩側形成間隙壁結構，其中，所述間隙壁結構包括墊氧層結構和側壁層結構。然后在上述襯底上形成鍺化硅外延區，該鍺化硅外延區緊鄰間隙壁結構外側(該處是以柵極結構為中心，遠離柵極結構為外側，靠近柵極結構為內側)，以及在形成外延區的上方沉積單晶硅和金屬的混合物使其形成硅化區，再接著去除上述間隙壁結構包含的側壁層結構，再形成輕摻雜區(LDD區)，該LDD區緊鄰所述外延區的內側，且該LDD區部分地與外延區重合。最后再次形成間隙壁結構所需要的側壁層結構，并通過重摻雜方式在襯底上形成PMOS區域的源極/漏極。其中，該PMOS區域的鍺化硅外延區是用于導引應力至溝道區。

然而上述制備PMOS區域S/D擴展區的工藝出現的問題就是，在去除上述側壁層結構時，容易導致外延區上方的硅化區損傷，使硅化區變得非常薄且使該硅化區的電阻非常大。即外延區和硅化區總的電阻遠大于其它部分結構的電阻，相對應地，所述半導體器件結構的NMOS區域也會發生類似上述的問題，從而導致最后獲取的半導體器件結構的片上電阻較大，進一步地導致半導體器件結構的驅動電流增大。此外，由于現有技術中是先形成硅化區再形成LDD區，還可能使LDD區的制備過程中，LDD區的離子無法精確注入到版圖設計的位置，即在形成該LDD區的制備過程中容易產生陰影效應，進而無法制備出符合版圖設計的LDD區，由此得不到符合實際工藝需求的半導體器件結構。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

為了有效解決上述問題，本發明提出了一種制作半導體器件結構的方法，包括下列步驟：

提供具有離子阱的襯底，該襯底上方形成有對應該離子阱的柵極結構；

在所述柵極結構的外圍形成間隙壁結構，該間隙壁結構從外到內依次包括第一側壁層結構和第一墊氧層結構；

在所述襯底上位于所述第一側壁層結構的外側且緊鄰于所述第一側壁層結構的位置形成外延區；

去除所述間隙壁結構中的所述第一側壁層結構，并形成第一偏移側壁層結構；

在所述襯底中位于所述外延區的內側且緊鄰于所述外延區的位置形成輕摻雜區，該輕摻雜區的一部分位于所述第一偏移側壁層結構的下方；

在所述第一偏移側壁層結構的外側形成第二側壁層結構；

在所述外延區的上方且在該第二側壁層結構的外側形成硅化區，以及

在所述襯底中且在該第二側壁層結構的外側形成源/漏極區，得到所述半導體器件結構。

進一步地，當所述離子阱為N阱時，在所述襯底上位于所述第一側壁層結構的外側且緊鄰于所述第一側壁層結構的位置形成凹槽，且在所述凹槽中填充鍺原子和硅原子形成鍺化硅外延區；當所述離子阱為P阱時，在所述襯底上位于所述第一側壁層結構的外側且緊鄰于所述第一側壁層結構的位置形成凹槽，且在所述凹槽中填充碳原子和硅原子形成碳化硅外延區。