[發明專利]制造半導體器件柵極側墻的方法

有效

• 申請號: 201010217764.8
• 申請日: 2010-06-28
• 公開（公告）號: CN102299062A
• 公開（公告）日: 2011-12-28
• 發明（設計）人: 黃敬勇;沈滿華
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 牛崢;王麗琴

技術領域

本發明涉及半導體器件制造技術，特別涉及一種制造半導體器件柵極側墻的方法。

背景技術

半導體器件制造的前段工藝中，在晶圓的硅襯底上形成柵極后，就需要制造側墻來環繞柵極，防止后續在硅襯底上采用離子注入工藝得到在硅襯底內的源漏(S/D)極過于接近柵極下方在硅襯底上的溝道而可能發生源漏穿通。在晶圓上形成柵極的側墻以后，采用離子注入工藝在硅襯底內得到S/D極，然后再采用自對準硅化物步驟在硅襯底上裸露的源、漏和柵極上形成硅化物，在可提供穩定接觸結構、減少源漏極接觸電阻的基礎上，完成半導體器件制造的后段工藝中形成與上層金屬互連層的金屬互連。

圖1為現有技術制造半導體器件的柵極側墻的方法流程圖，結合圖2a～2d所示的現有技術制造半導體器件的柵極側墻過程的剖面結構圖，進行詳細說明：

步驟101、在半導體的硅襯底101上形成柵極102，如圖2a所示；

在本步驟之前，已經在硅襯底101內通過雙阱工藝形成P阱和N阱，并在所形成P阱和N阱之間形成了用于隔離的淺槽隔離(STI)，在圖中沒有表示出；

本步驟形成柵極的過程為：在硅襯底101表面上依次生長柵氧化層及沉積多晶硅層，然后涂覆光刻膠層，按照柵極圖形對光刻膠層進行曝光和顯影后，得到具有柵極圖形的光刻膠層，最后以該具有柵極圖形的光刻膠層為掩膜依次刻蝕多晶硅層和柵氧化層，形成柵極102；

步驟102、在柵極102及硅襯底101的表面沉積二氧化硅層103，厚度大約為180埃，如圖2b所示；

在本步驟中，二氧化硅層103是采用化學氣相沉積方法得到的；

步驟103、在二氧化硅層103上沉積氮化硅層104，厚度為320埃左右，如圖2c所示；

在本步驟中，氮化硅層104是采用化學氣相沉積方法得到的；

步驟104、依次對氮化硅層104和二氧化硅層103進行反刻，直到露出柵極102的上表面為止，形成環繞柵極102的由二氧化硅層103和氮化硅層104構成的柵極側墻，如圖2d所示；

在本步驟中，采用干法各向異性刻蝕方法進行刻蝕，由于在干法刻蝕過程中，二氧化硅層103的刻蝕速率遠遠小于氮化硅層104的刻蝕速率，刻蝕選擇比到了1∶20，所以當露出柵極103的上表面時，所形成側墻中的二氧化硅層103高度略低于柵極103高度，而側墻中的氮化硅層104的高度則遠遠低于側墻中的二氧化硅層103的高度，如圖2d所示的側墻形狀。

按照圖1的過程，就形成了柵極的側墻，在后續進行了源漏極在硅襯底的注入后，再采用自對準硅化物步驟在硅襯底上裸露的源、漏和柵極上形成金屬硅化物，如鈦化硅時，由于圖2d所示的側墻形狀，就形成了如圖3所示的倒U型結構，這種結構會影響最終制造的半導體器件性能，嚴重時通過在柵極及源/漏極上的金屬硅化物連接而引起柵極與源/漏極之間的電連接，降低所制造的半導體器件的良率。

發明內容

有鑒于此，本發明提供一種制造半導體器件柵極側墻的方法，所制造的柵極側墻可以保證后續采用自對準硅化物步驟后在硅襯底不形成倒U形結構，提高最終制造的半導體器件的良率。

為達到上述目的，本發明實施的技術方案具體是這樣實現的：

一種制造半導體器件柵極側墻的方法，該方法包括：

在半導體的硅襯底上形成柵極；

在柵極及硅襯底的表面沉積二氧化硅層；

對二氧化硅層反刻后，在反刻剩余的二氧化硅層上沉積氮化硅層；

依次對氮化硅層和反刻剩余的二氧化硅層進行反刻，直到露出柵極的上表面為止，形成環繞柵極的由二氧化硅層和氮化硅層構成的柵極側墻。

所述對二氧化硅層反刻采用干法各向異性刻蝕方法進行。

所述沉積的二氧化硅層厚度為180～200埃，反刻厚度為10～20埃。

所述對二氧化硅層反刻在干法刻蝕機中進行，所述干法刻蝕機采用400～700瓦功率，持續時間為5～10秒。

所述沉積氮化硅層在柵極兩個頂角區域厚度大于320埃。