[發明專利]集成電路系統、數據寫入方法以及數據讀出方法

有效

• 申請號: 201010215713.1
• 申請日: 2010-06-24
• 公開（公告）號: CN101937408A
• 公開（公告）日: 2011-01-05
• 發明（設計）人: 富田憲一郎;篠宮徹
• 申請（專利權）人: 精工愛普生株式會社
• 主分類號: G06F13/14
• 分類號: G06F13/14
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 李偉;王軼

1.一種集成電路系統，其特征在于，具備：

第一集成電路，其與具有第一總線寬度的第一數據總線連接，每次數據接收發送需要第一時間；第二集成電路，其與位寬比所述第一總線寬度大的第二總線寬度的第二數據總線連接，每次數據接收發送需要比第一時間長的第二時間；和中繼電路，其與第一數據總線及第二數據總線連接，經由各總線與第一集成電路及第二集成電路接收發送數據，

所述第一集成電路輸出寫入數據、第一寫入信號和寫入目的地地址，

所述中繼電路從所述第一集成電路接收并保持與n-1次的輸出相當的所述寫入數據，并且切斷所述n-1次的所述第一寫入信號，根據第n次從所述第一集成電路輸出的所述第一寫入信號來生成針對所述第二集成電路的第二寫入信號，并且將所保持的所述n-1次的所述寫入數據和第n次從所述第一集成電路輸出的所述寫入數據輸出到所述第二集成電路，其中，n是2以上的整數，

所述第二集成電路根據由所述中繼電路生成的所述第二寫入信號，將從所述中繼電路輸出的所述寫入數據寫入到由所述第一集成電路最初輸出的寫入目的地地址中。

2.一種集成電路系統，其特征在于，具備：

第一集成電路，其與具有第一總線寬度的第一數據總線連接，每次數據接收發送需要第一時間；第二集成電路，其與位寬比所述第一總線寬度大的第二總線寬度的第二數據總線連接，每次數據接收發送需要比第一時間長的第二時間；和中繼電路，其與第一數據總線及第二數據總線連接，經由各總線與第一集成電路及第二集成電路接收發送數據，

所述第一集成電路輸出第一讀出信號和用于讀出下述數據的讀出源地址，所述數據是在應該連續接收的讀出數據上加上與第二數據總線的一次訪問相當且與所述第一數據總線的m次訪問相當的數據而得到的數據，所述第一集成電路從所述中繼電路接收在應該接收的讀出數據上加上與所述第二數據總線的一次訪問相當的多余數據而得到的全部數據時，取得除所述多余數據之外的所述應該接收的讀出數據，其中，m是1以上的整數，

所述中繼電路每當從所述第一集成電路接收規定的m次的所述第一讀出信號時，僅在接收到最初的所述第一讀出信號時向所述第二集成電路輸出第二讀出信號，從所述第二集成電路接收并保持與所述第二數據總線的一次訪問相當且與所述第一數據總線的m次訪問相當的數據，然后向所述第一集成電路輸出數據，

所述第二集成電路根據從所述中繼電路輸出的所述第二讀出信號，將數據從由所述第一集成電路最初指定的讀出源地址向所述中繼電路輸出。

3.一種集成電路系統，其特征在于，具備：

第一集成電路，其與具有第一總線寬度的第一數據總線連接，每次數據接收發送需要第一時間；第二集成電路，其與位寬比所述第一總線寬度大的第二總線寬度的第二數據總線連接，每次數據接收發送需要比第一時間長的第二時間；和中繼電路，其與第一數據總線及第二數據總線連接，經由各總線與第一集成電路及第二集成電路接收發送數據，

所述第一集成電路輸出第一讀出信號和應該接收的讀出數據的讀出源地址，并從所述中繼電路取得應該接收的數據，

所述中繼電路在從所述第一集成電路接收所述第一讀出信號時，僅在接收到最初的所述第一讀出信號時向所述第二集成電路輸出第二讀出信號，從所述第二集成電路取得與所述第二數據總線的一次訪問相當且與所述第一數據總線的n次訪問相當的數據后，將與所述第一數據總線的位寬相當的數據即時輸出到所述第一數據總線，并保持剩余的數據，之后針對n次的來自所述第一數據總線的所述第一讀出信號，取代對所述第二數據總線的訪問，而將所述保持的數據按所述第一數據總線的位寬輸出到所述第一集成電路，其中，n是2以上的整數，

所述第二集成電路根據從所述中繼電路輸出的所述第二讀出信號，將數據從由所述第一集成電路最初指定的讀出源地址向所述中繼電路輸出。