[發明專利]一種電壓產生裝置

無效

• 申請號: 201010213508.1
• 申請日: 2010-06-30
• 公開（公告）號: CN101943928A
• 公開（公告）日: 2011-01-12
• 發明（設計）人: 吳杰
• 申請（專利權）人: 無錫中星微電子有限公司
• 主分類號: G05F3/30
• 分類號: G05F3/30
• 代理公司: 暫無信息
• 代理人: 暫無信息

【技術領域】

本發明涉及模擬電路領域，尤其是關于一種產生與溫度相關電壓的電壓產生裝置。?

【背景技術】

產生與溫度相關電壓的裝置在穩壓系統和溫度傳感系統中應用非常廣泛。傳統的溫度相關電壓的產生裝置是基于兩個不同發射結面積的BJT管(Bipolar?Junction?Transistor雙極型結型晶體管)，這類裝置技術比較成熟，能夠產生精度較高的與溫度成正比的電壓，但存在以下不足：第一，由于電壓受到BJT管的導通電壓、傳統裝置中OTA的共模輸入電平范圍的限制，傳統裝置不能應用在低電源電壓下；第二，其中OTA須消耗大量的功能，而且流過BJT管的電流不宜過小，所以傳統裝置的功耗最小在微瓦量級上，不適宜用于移動電子設備中；第三CMOS工藝中的寄生BJT管會占用大量芯片面積，直接增加該裝置的費用。?

針對傳統裝置，現在又提出了另一種產生與溫度相關的電壓產生裝置，如專利號為：ZL?200710179600.9的專利，其提出了一種與溫度相關的電壓產生轉置，所述裝置具有面積小，電源電壓低和功耗低的優點。?

上述ZL?200710179600.9的專利的電路具體可參見圖1所示。其中，所述與溫度相關電壓產生裝置100包括6個PMOS管M1、M2、M3、M4、M5和M6，以及若干導線連接而成。其連接關系具體為：所有PMOS管的襯底都連接到電源VDD上；PMOS管M1、M2的源極分別接在電源VDD上；PMOS管M1的柵極、漏極，PMOS管M2的柵極和PMOS管M3的源極在節點3相連；PMOS管M4的源極與PMOS管M2的漏極相連；PMOS管M3的柵極、漏極，PMOS管M4的柵極和PMOS管M5的源極相連于節點2；PMOS管M5的柵極，PMOS管M4的漏極以及PMOS管M6的源極在節點1相連；PMOS管M5的漏極。PMOS管M6的柵極和漏極分別接在地GND上；與溫度相關電壓V_REF在節點1上引出；其中PMOS管M1、M2的寬長比相等，PMOS管M3、M4的寬長比相等。?

但這種電路存在著“背柵”效應，VDD的電壓擾動會使得PMOS管M1、?M2與其他PMOS管的V_th變化量不一致，從而導致輸出電壓與溫度存在非線性關系，產生誤差。?

因此，需要提出一種改進的技術方案來克服上述問題。?

【發明內容】

本部分的目的在于概述本發明的實施例的一些方面以及簡要介紹一些較佳實施例。在本部分以及本申請的說明書摘要和發明名稱中可能會做些簡化或省略以避免使本部分、說明書摘要和發明名稱的目的模糊，而這種簡化或省略不能用于限制本發明的范圍。?

本發明的目的在于提供一種與溫度相關的電壓產生裝置，其消除了背柵效應，克服了現有技術中電源VDD擾動時對電壓輸出的影響，提高了電路產生電壓的精確度。?

根據本發明的一方面，本發明提供一種產生與溫度相關電壓的電壓產生轉置，其包括：第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管和第六晶體管，其中所述第一晶體管和第二晶體管的襯底連接到電源上，第一晶體管的柵極和漏極，第二晶體管的柵極以及第三晶體管的源極連接在一起；第四晶體管的源極與第二晶體管的漏極相連；第三晶體管的柵極和漏極，第四晶體管的柵極以及第五晶體管的源極連接在一起；第五晶體管的柵極、第四晶體管的漏極以及第六晶體管的源極連接在第一節點上；第五晶體管的漏極、第六晶體管的柵極和漏極都接地；所述第三晶體管、第四晶體管、第五晶體管和第六晶體管的襯底分別連接到各自器件的源極上，所述第一節點作為輸出電壓節點。?

進一步的，所述第一晶體管和所述第二晶體管的寬長比相等，所述第三晶體管和所述第四晶體管的寬長比相等。?

進一步的，所述晶體管為PMOS管或NMOS管。?

進一步的，在各個晶體管的寬長比滿足如下關系：?

3ln(W/L)₆＞ln(W/L)₁+ln(W/L)₃+ln(W/L)₅

則第一節點處輸出的電壓隨著溫度升高而線性下降，其中(W/L)₆、(W/L)₁、(W/L)₃和(W/L)₅分別為所述第六晶體管、第一晶體管、第三晶體管和第五晶體管的寬長比。?

進一步的，在各個晶體管的寬長比滿足如下關系：?