[發(fā)明專利]半導(dǎo)體裝置的制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201010208793.8
• 申請(qǐng)日: 2010-06-18
• 公開（公告）號(hào): CN102074459A
• 公開（公告）日: 2011-05-25
• 發(fā)明（設(shè)計(jì)）人: 林立德;王明俊;張雅惠;歐陽暉
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): H01L21/02
• 分類號(hào): H01L21/02;H01L21/66;H01L21/28
• 代理公司: 北京律誠(chéng)同業(yè)知識(shí)產(chǎn)權(quán)代理有限公司 11006
• 代理人: 陳紅

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于一種半導(dǎo)體裝置的制造方法，且特別是有關(guān)于形成各種半導(dǎo)體裝置的特征的圖案化方法。

背景技術(shù)

半導(dǎo)體集成電路(Integrated?Circuit；IC)工業(yè)已歷經(jīng)快速成長(zhǎng)的階段。IC材料與設(shè)計(jì)方面的技術(shù)發(fā)展已產(chǎn)生了多個(gè)IC世代，其中每個(gè)世代具有相較于前一世代更小且更復(fù)雜的電路。在IC發(fā)展的過程中，當(dāng)幾何尺寸(亦即使用制造程序所能產(chǎn)生的最小組件(或線))已經(jīng)縮小時(shí)，功能密度(亦即每一芯片范圍中內(nèi)連裝置的數(shù)量)已經(jīng)普遍地增加。通過增加制造效率及減低相關(guān)的成本，此一尺度減低的程序普遍地提供許多優(yōu)點(diǎn)。上述的尺度減低亦已增加加工與制造IC的復(fù)雜度，且為了實(shí)現(xiàn)上述的優(yōu)點(diǎn)，在IC加工與制造上類似的發(fā)展是必須的。

IC加工經(jīng)常使用一系列圖案化制程來產(chǎn)生多個(gè)IC特征。傳統(tǒng)制程使用雙重微影成像技術(shù)(Double?Patterning?Technique)來圖案化柵極結(jié)構(gòu)，其中上述雙重微影成像技術(shù)包含先進(jìn)行線性裁切的方法。例如，當(dāng)圖案化多個(gè)特征時(shí)，進(jìn)行一線性裁切圖案化制程(Line-Cut?Patterning?Process)，接著，進(jìn)行一終端裁切圖案化制程(End-Cut?Patterning?Process)。在邏輯區(qū)(Logic?Areas)(或靜態(tài)隨機(jī)存取內(nèi)存區(qū)(Static?Random?Access?Memory；SRAM))中，線性裁切圖案化制程可形成多硅柵極(Poly?Gate)，而終端裁切圖案化制程可提供多線終端間距(PolyLine-End?Spacing)控制。目前已觀察到的是，相較于所需的關(guān)鍵尺寸均勻度(Critical?Dimension?Uniformity；CDU)，先進(jìn)行線性裁切的方法提供相對(duì)較差的均勻度。特別的是，先進(jìn)行線性裁切的方法不能保證產(chǎn)生符合目標(biāo)(On-Target)的關(guān)鍵尺寸。更進(jìn)一步觀察到的是，使用非晶碳(Amorphous?Carbon)圖案化層的傳統(tǒng)的圖案化方法(Schemes)有時(shí)會(huì)導(dǎo)致柵極氧化層的沖穿問題(Punch-ThruIssues)。本發(fā)明提出一先進(jìn)行終端裁切的方法，此方法可在接下來的線性裁切圖案化制程中提供被改善且直接的關(guān)鍵尺寸控制，借以確保符合目標(biāo)的關(guān)鍵尺寸的達(dá)成。

因此，需要一種克服上述問題的制造IC裝置的方法。

發(fā)明內(nèi)容

本發(fā)明的目的是在提供一種半導(dǎo)體裝置的制造方法，利用先進(jìn)行終端裁切，再進(jìn)行線性裁切，借以提供被改善且直接的關(guān)鍵尺寸控制，并確保可達(dá)成符合目標(biāo)的關(guān)鍵尺寸。

本發(fā)明的另一目的是在提供一種半導(dǎo)體裝置的制造方法，在上述先進(jìn)行終端裁切的方法中，使用一三層圖案化技術(shù)(Tri-Layer?Patterning?Technique)在線性裁切和終端裁切圖案化制程中，以提供更嚴(yán)格的關(guān)鍵尺寸控制，并可改善(或消除)由使用單一圖案成形層所引起的沖穿問題。

本發(fā)明提供多個(gè)不同的實(shí)施例。提供一種半導(dǎo)體裝置的制造方法。在此所述的方法可用來圖案化不同的特征，包含柵極的圖案化、金屬線的圖案化、主動(dòng)層(Active?Layer；OD?Layer)的圖案化，以及其它適當(dāng)?shù)奶卣?層的圖案化。在一實(shí)施例中，此方法包含形成至少一材料層在一基材上；進(jìn)行一終端裁切圖案化制程以形成位于至少一材料層之上的一終端裁切圖案；轉(zhuǎn)移終端裁切圖案至至少一材料層；在上述終端裁切圖案化制程之后，進(jìn)行一線性裁切圖案化制程以形成位于至少一材料層之上的一線性裁切圖案；以及轉(zhuǎn)移線性裁切圖案至至少一材料層。

在一實(shí)施例中，此半導(dǎo)體裝置的制造方法包含，提供具有至少一材料層位于其上的基材。上述方法繼續(xù)形成一硬掩膜層在上述至少一材料層之上；形成一第一成像層(Imaging?Layer)在硬掩膜層之上；圖案化第一成像層以定義一終端裁切圖案；以及轉(zhuǎn)移終端裁切圖案至硬掩膜層。此方法還繼續(xù)形成一第二成像層在被終端裁切圖案圖案化的硬掩膜層之上；圖案化第二成像層以定義一線性裁切圖案；轉(zhuǎn)移線性裁切圖案至被終端裁切圖案圖案化的硬掩膜層；以及轉(zhuǎn)移硬掩膜層的終端/線性裁切圖案至至少一材料層。

在一實(shí)施例中，此半導(dǎo)體裝置的制造方法包含，提供具有至少一材料層位于其上的基材，以及形成一硬掩膜層在上述至少一材料層之上。此方法還包含，進(jìn)行一第一三層圖案化技術(shù)以形成終端裁切圖案于硬掩膜層中；進(jìn)行一第二三層圖案化技術(shù)以形成線性裁切圖案于硬掩膜層中；以及轉(zhuǎn)移硬掩膜層的最終的終端/線性裁切圖案至至少一材料層。