[發(fā)明專利]半導體裝置的制造方法

有效

• 申請?zhí)枺?/td>: 201010208793.8
• 申請日: 2010-06-18
• 公開（公告）號: CN102074459A
• 公開（公告）日: 2011-05-25
• 發(fā)明（設計）人: 林立德;王明俊;張雅惠;歐陽暉
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/66;H01L21/28
• 代理公司: 北京律誠同業(yè)知識產權代理有限公司 11006
• 代理人: 陳紅

1.一種半導體裝置的制造方法，其特征在于，包含：

形成至少一材料層于一基材上；

進行一終端裁切圖案化制程，借以形成位于該至少一材料層之上的一終端裁切圖案；

轉移該終端裁切圖案至該至少一材料層；

在該終端裁切圖案化制程之后，進行一線性裁切圖案化制程，借以形成位于該至少一材料層之上的一線性裁切圖案；以及

轉移該線性裁切圖案至該至少一材料層。

2.根據權利要求1所述的半導體裝置的制造方法，其特征在于，還包含：

在該轉移該終端裁切圖案及該轉移該線性裁切圖案的步驟之后，測量一參數；

根據所測量的該參數決定該線性裁切圖案化制程是否需要修正；以及

根據所測量的該參數決定該終端裁切圖案化制程是否需要修正。

3.根據權利要求2所述的半導體裝置的制造方法，其特征在于，該根據所測量的該參數決定該線性裁切圖案化制程是否需要修正的步驟還包含：

前饋所測量的該參數至該線性裁切圖案化制程；

比較所測量的該參數與一目標參數；

假如所測量的該參數從該目標參數產生變異，修正該線性裁切圖案化制程的一或多個制程參數；以及

在該終端裁切圖案化制程之后，根據修正的該一或多個制程參數進行該線性裁切圖案化制程，借以形成位于該至少一材料層之上的該線性裁切圖案。

4.根據權利要求2所述的半導體裝置的制造方法，其特征在于，該根據所測量的該參數決定該終端裁切圖案化制程是否需要修正的步驟還包含：

回饋所測量的該參數至該終端裁切圖案化制程；

比較所測量的該參數與一目標參數；

假如所測量的該參數從該目標參數產生變異，修正該終端裁切圖案化制程的一或多個制程參數；以及

根據修正的該一或多個制程參數進行該終端裁切圖案化制程，借以形成位于另一基材的至少一材料層之上的一終端裁切圖案。

5.根據權利要求1所述的半導體裝置的制造方法，其特征在于，進行該終端裁切圖案化制程的步驟及進行該線性裁切圖案化制程的步驟包含使用一三層圖案化技術，使用該三層圖案化技術的步驟包含：

形成一底層及一中間層于該至少一材料層上；

形成一被圖案化上層于該中間層上；以及

進行多個蝕刻制程以轉移該被圖案化上層的一圖案至該中間層、該底層及該至少一材料層上。

6.根據權利要求1所述的半導體裝置的制造方法，其特征在于，形成該至少一材料層于該基材上的步驟包含：

沉積一高介電系數介電層于該基材上；

沉積一柵極層于該高介電系數介電層上；以及

沉積一硬掩膜層于該柵極層上；

其中轉移該終端裁切圖案至該至少一材料層的步驟及轉移該線性裁切圖案至該至少一材料層的步驟包含：

移除該硬掩膜層的一部分以形成一保護性掩膜于該高介電系數介電層及該柵極層上，其中該保護性掩膜保護該柵極層及該高介電系數介電層的一部分；以及

移除該高介電系數介電層及該柵極層未受到保護的部分，借以形成一或多個柵極堆疊。

7.一種半導體裝置的制造方法，其特征在于，包含：

提供具有至少一材料層的一基材，其中該至少一材料層設置在該基材上；

形成一硬掩膜層于該至少一材料層上；

形成一第一成像層于該硬掩膜層上；

圖案化該第一成像層，借此定義一終端裁切圖案；

轉移該終端裁切圖案至該硬掩膜層上；

形成一第二成像層于以該終端裁切圖案圖案化的該硬掩膜層上；

圖案化該第二成像層，借此定義一線性裁切圖案；

轉移該線性裁切圖案至以該終端裁切圖案圖案化的該硬掩膜層；以及

轉移該硬掩膜層的該終端裁切/該線性裁切圖案至該至少一材料層。

8.根據權利要求7所述的半導體裝置的制造方法，其特征在于，轉移該硬掩膜層的該終端裁切/該線性裁切圖案至該至少一材料層的步驟包含：

形成一或多個柵極結構的一線路。