[發明專利]一種動態可配置的指令訪問加速器

無效

• 申請號: 201010206659.4
• 申請日: 2010-06-22
• 公開（公告）號: CN102169428A
• 公開（公告）日: 2011-08-31
• 發明（設計）人: 林錦麟;李興仁;金榮偉;劉春暉
• 申請（專利權）人: 上海盈方微電子有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種動態可配置指令加速器，包括高速緩存總線接口、內部總線接口、控制邏輯、指令訪問統計預測單元和至少一個可配置的指令緩沖區，其中高速緩存總線接口和CPU處理器對接，內部總線接口和外部存儲器控制器對接，相互連接的控制邏輯、指令訪問統計預測單元和可配置的指令緩沖區分別連接于高速緩存總線接口和內部總線接口之間，其特征在于：

所述控制邏輯用于根據CPU處理器中高速緩存不命中時，依內部總線特點，向外部存儲器控制器發出一定數目字節的指令，存儲在內部可配置的指令緩沖區，同時向CPU處理器的高速緩存返回一行的指令。

2.根據權利要求1所述的一種動態可配置指令加速器，其特征在于：

所述控制邏輯根據不同應用情況、內部總線特征和外部存儲器控制器的接口特點，調整內部指令緩沖區大小。

3.根據權利要求1所述的一種動態可配置指令加速器，其特征在于：

所述指令緩沖區既可作為高速緩存的補充，用以減少高速緩存不命中情況下的訪問時間，在沒有高速緩存時也能充當一個小的高速緩存。

4.根據權利要求1所述的動態可配置指令加速器，其特征在于：

所述內部總線接口是指通用的總線接口，而不具體限定于某個特定的總線接口。

5.根據權利要求3所述的動態可配置指令加速器，其特征在于：

所述指令緩沖區由寄存器堆構成，其容量大于或等于一個高速緩存行的大小。

6.一種指令加速預取方法，其特征在于：

該方法包括以下步驟：

(1)接收到處理器高速緩存行不命中的控制信息后，控制邏輯依系統總線和外部存儲器控制器的特點，向外部存儲器控制器發送讀取一個指令緩沖區的控制信息，并通過一次讀取操作讀取一個指令緩沖區的指令；

(2)將所述一個指令緩沖區的指令存儲到指令緩沖區；

(3)將所述高速緩存行的指令傳輸到高速緩存。