[發明專利]半導體器件及其制造方法

無效

• 申請號: 201010206130.2
• 申請日: 2006-10-08
• 公開（公告）號: CN101859774A
• 公開（公告）日: 2010-10-13
• 發明（設計）人: 坪井信生;五十嵐元繁
• 申請（專利權）人: 株式會社瑞薩科技
• 主分類號: H01L27/11
• 分類號: H01L27/11;H01L21/8244
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 李浩;高為

本發明涉及母案為如下申請的分案申請：

申請日：2006年10月8日

申請號：200610172953.1

發明名稱：半導體器件及其制造方法

技術領域

本發明涉及一種半導體器件及其制造方法，特別地涉及一種SRAM的結構及其制造方法。

背景技術

伴隨著半導體器件的高度集成化，不斷縮小以SRAM(Static?RandomAccess?Memory：靜態隨機存取存儲器)等為代表的半導體存儲器的尺寸。伴隨于此，不斷縮小搭載在半導體存儲器上的元件的尺寸或者布線的間距。

在專利文獻1中，公開了一種用于縮小針對1位由6個晶體管構成的SRAM的單元面積的布局圖。

圖17中示出了上述SRAM的常規布局圖。在此圖中，示出了SRAM的1位部分的存儲單元。以中心點E為點對稱的中心配置了各個元件。

在存儲單元區域C的內部，設置有源區1a～1d。設置柵極2a，以便橫切有源區1a；設置了柵極2b，以便橫切有源區1a、1b。

設置了公共觸點3(以下，稱為SC)，以便連接有源區1b和柵極2c。在柵極2a中，設置了觸點4a。在有源區1a中，設置了觸點4b、4c、4d。在有源區1b中，設置了觸點4e。

分別設置了金屬布線5b、5c、5d、5e，以便覆蓋觸點4b、4c、4d、4e。

有源區1a通過觸點4c、金屬布線5b、SC?3與有源區1b連接。有源區1b通過SC?3與柵極2c連接。

專利文獻1：特開平10-178110號公報

在上述半導體器件中，在柵極2a和柵極2b之間，配置了觸點4c。由此，就難于縮小柵極2a和柵極2b的間隔t1。

發明內容

為了解決上述問題而實施本發明，本發明的目的在于，在夾持于存儲單元區域內的2個柵極間的部分中設置了布線的半導體器件中，減少存儲單元區域的面積。

本發明的半導體器件，其特征在于，包括：第一有源區，設置在基板上的存儲器區域內；第二有源區，設置在通過元件隔離與上述第一有源區進行隔離、比上述第一有源區內更靠近上述存儲器區域中心的位置處；第一柵電極，橫切上述第一有源區；第二柵電極，與上述第一柵電極隔離并橫切上述第一有源區及上述第二有源區；第一漏極單元，在上述第一有源區中，在上述第一柵電極和上述第二柵電極之間露出；第二漏極單元，在上述第二有源區中，連接到上述第二柵電極的上述第一漏極單元側；第一布線，連接上述第一漏極單元和上述第二漏極單元；第三柵電極，與上述第一柵電極及上述第二柵電極隔離、其端部面對上述第一柵電極的上述第二有源區側的端部；以及第二布線，連接上述第二漏極單元和上述第三柵電極，在上述第一柵電極和上述第二柵電極之間，不設置用于使上述第一布線與上層布線進行連接的觸點。

此外，本發明的半導體器件的制造方法，其特征在于，包括：在基板上的存儲器區域內形成第一有源區和第二有源區的工序，第二有源區位于通過元件隔離與上述第一有源區進行隔離、比上述第一有源區內更靠近上述存儲器區域中心的位置；形成第一柵電極、第二柵電極和第三柵電極的工序，該第一柵電極橫切上述第一有源區，該第二柵電極與上述第一柵電極隔離并橫切上述第一有源區及上述第二有源區，該第三柵電極與上述第一柵電極及上述第二柵電極隔離、其端部面對上述第一柵電極的上述第二有源區側的端部、比面對上述第二有源區的上述第一柵電極的端部，從上述第一柵電極更往后退；形成第一漏極單元和第二漏極單元的工序，該第一漏極單元在上述第一有源區中，在上述第一柵電極和上述第二柵電極之間露出，該第二漏極單元在上述第二有源區中，與上述第二柵電極的上述第一漏極單元側連接；形成第一布線的工序，該第一布線連接上述第一漏極單元和上述第二漏極單元；以及形成第二布線的工序，該第二布線連接上述第二漏極單元和上述第三柵電極。

以下詳細說明本發明的其它特征。

根據本發明，在夾持于存儲單元區域內的2個柵極間的部分中設置了布線的半導體器件中，通過采用不設置用于將上述布線與更上層的布線連接的觸點的結構，就能夠減少存儲單元的面積。

附圖說明

圖1是根據實施方式1的半導體器件的示意圖。

圖2是根據實施方式1的半導體器件的制造方法的示意圖。

圖3是根據實施方式1的半導體器件的制造方法的示意圖。

圖4是根據實施方式1的半導體器件的制造方法的示意圖。

圖5是根據實施方式1的半導體器件的制造方法的示意圖。

圖6是根據實施方式1的半導體器件的變形例的示意圖。