[發(fā)明專利]使用低K電介質(zhì)的集成電路系統(tǒng)及其制造方法

有效

• 申請?zhí)枺?/td>: 201010205666.2
• 申請日: 2010-06-10
• 公開（公告）號: CN101924063A
• 公開（公告）日: 2010-12-22
• 發(fā)明（設計）人: D·K·孫;W·劉;F·張;J·B·譚;J·H·李;B·C·張;L·杜;W·劉;Y·K·林
• 申請（專利權）人: 新加坡格羅方德半導體制造私人有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/532
• 代理公司: 北京戈程知識產(chǎn)權代理有限公司 11314
• 代理人: 程偉;靳強

技術領域

本發(fā)明是關于集成電路系統(tǒng)，更特別是關于使用低k介電質(zhì)的集成電路系統(tǒng)。

背景技術

集成電路應用在今日許多消費者電器中，例如行動電話、攝影機、可攜式音樂播放器、打印機、計算機、行動定位裝置等。集成電路可包含組合主動裝置、被動裝置與它們的互連。

對于更高密度與更高效能集成電路的需求日益增加，驅(qū)使市場尋求制造次微米尺寸的低電阻金屬化圖案，例如銅互連。不幸的是銅冶金的主要挑戰(zhàn)之一是一般的電漿蝕刻技術無法輕易將它圖案化。為了克服這個問題，電路設計者已經(jīng)使用鑲嵌工藝，在集成電路中形成需要的通孔與互連。

鑲嵌工藝典型是以沉積電介材料開始，沉積的電介材料被圖案化與蝕刻，在電介質(zhì)中形成孔或溝槽。接著再用金屬的包覆沉積(blanketdeposit)填充這些孔或溝槽，接著再將金屬向下平坦化至電介質(zhì)，從而定義電介質(zhì)中的金屬互連。典型地，通過化學機械平坦化(CMP)工藝，移除電介質(zhì)上所形成過多的金屬材料。不幸的是CMP工藝與光阻圖案化會破壞軟的、低模塊與多孔的低K電介質(zhì)層。因此，許多先錢的方法已經(jīng)使用額外步驟形成應罩幕層，用以保護這些低K電介質(zhì)層，但是這會提升絕緣材料的整體有效電介常數(shù)(K)。有效電介常數(shù)(K)的增加會破壞在第一位置使用低K電介質(zhì)層的目的，所述目的是要降低所述層的電容，從而較佳隔離所述層中的金屬結構。

其它嘗試改善銅互連信任度已經(jīng)聚焦在銅表面鈍化。這技術典型在拋光的銅互連上使用化學蒸氣沉積(CVD)薄電介質(zhì)層。通常，薄電介值可包含硅氮化物或是氮摻雜的硅碳化物，其中由于電容需求與工藝控制，氮摻雜的硅碳化物已經(jīng)取代90nm以上的硅氮化物。不幸的是當技術節(jié)點持續(xù)減少時，銅互連的CVD鈍化無法提供足夠的信賴度。

因此，仍然需要可信賴的集成電路系統(tǒng)、制造方法與裝置設計，其中集成電路系統(tǒng)具有改良的金屬互連信賴度。有鑒于日益增加的商業(yè)競爭壓力，隨著增加的客戶期望與市場中有意義的產(chǎn)品分化機會逐漸減少，重要的是尋求這些問題的答案。此外，減少成本、改善效率與效能以及符合競爭壓力的需求更增急迫需要尋求這些問題的答案。

長期尋求這些問題的解答，但習知發(fā)展并未教示或建議任何解答，因此已長期困擾熟知此技藝的人士。

發(fā)明內(nèi)容

本發(fā)明提供制造集成電路系統(tǒng)的方法，該方法包含：制造具有集成電路的基板；在所述集成電路上提供低K電介質(zhì)層；在所述集成電路上所述低K電介質(zhì)層中形成通孔與溝槽；通過化學機械平坦化(CMP)工藝形成結構表面；以及提供直接注入物至所述結構表面，用于形成注入物層以及金屬鈍化層，包含修復由所述CMP工藝造成對所述低K電介質(zhì)層的破壞。

本發(fā)明提供集成電路系統(tǒng)，包含具有集成電路的基板；低K電介質(zhì)層用于所述集成電路上；所述集成電路上的通孔與溝槽；在所述通孔、所述溝槽與所述低K電介質(zhì)層上通過化學機械平坦化(CMP)工藝所形成的結構表面；以及通過直接注入物經(jīng)過所述結構表面所形成的注入物層與金屬鈍化層。

除了上述內(nèi)容或置換上述內(nèi)容，本發(fā)明的一些實施例具有其它步驟或組件。對熟知此技藝的人士而言，在閱讀下列詳細說明并參閱附隨圖式后，所述步驟或組件是明顯的。

附圖說明

圖1是部分橫切面示意圖，說明根據(jù)本發(fā)明一實施例中具有低K電介質(zhì)的集成電路系統(tǒng)。

圖2是部分橫切面示意圖，說明化學機械平坦化(CMP)工藝中具有低K電介質(zhì)的集成電路系統(tǒng)。

圖3是說明在平坦化工藝后，圖2集成電路系統(tǒng)的結構表面部分的化學鍵結。

圖4是部分橫切面示意圖，說明摻質(zhì)注入物工藝中圖2的集成電路系統(tǒng)。

圖5是說明在平坦化工藝與植工藝程后，圖2集成電路系統(tǒng)的結構表面部分的化學鍵結。

圖6是部分橫切面示意圖，說明本發(fā)明實施例中具有低K介電質(zhì)的集成電路系統(tǒng)。

圖7是部分橫切面示意圖，說明本發(fā)明另一實施例中具有低K介電質(zhì)的集成電路系統(tǒng)。

圖8是說明在注入工藝后，圖7集成電路系統(tǒng)的結構表面116部分的化學鍵結。

圖9是部分橫切面示意圖，說明本發(fā)明另一實施例中具有低K介電質(zhì)的集成電路系統(tǒng)。

圖10是部分橫切面示意圖，說明本發(fā)明另一實施例中具有低K介電質(zhì)的集成電路系統(tǒng)。

圖11是流程圖，說明本發(fā)明實施例中制造集成電路系統(tǒng)的方法。

具體實施方式

下列實施例足以詳細使得熟知此技藝的人士制造與使用本發(fā)明。可據(jù)以了解以本揭露內(nèi)容為基礎的其它實施例，以及不需脫離本發(fā)明范圍的系統(tǒng)、工藝或機械變化。