[發(fā)明專利]閃速存儲器及其讀取電路

有效

• 申請?zhí)枺?/td>: 201010203861.1
• 申請日: 2010-06-09
• 公開（公告）號: CN102280129A
• 公開（公告）日: 2011-12-14
• 發(fā)明（設(shè)計）人: 楊光軍
• 申請（專利權(quán)）人: 上海宏力半導(dǎo)體制造有限公司
• 主分類號: G11C7/06
• 分類號: G11C7/06
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

1.一種閃速存儲器讀取電路，其特征在于，包括：

讀取單元，用于接收時鐘信號和控制信號，從所述閃速存儲器的閃速存儲陣列中讀取數(shù)據(jù)，產(chǎn)生數(shù)據(jù)信號；

同步單元，用于對所述時鐘信號進(jìn)行延時鎖定，產(chǎn)生同步時鐘信號，所述同步時鐘信號與所述數(shù)據(jù)信號同步。

2.根據(jù)權(quán)利要求1所述的閃速存儲器讀取電路，其特征在于，所述同步時鐘信號為差分信號。

3.根據(jù)權(quán)利要求1所述的閃速存儲器讀取電路，其特征在于，所述同步單元包括：

可變延時器，用于對所述時鐘信號進(jìn)行延時，產(chǎn)生第一延時時鐘信號，所述延時的時間與延時控制信號關(guān)聯(lián)，所述第一延時時鐘信號作為所述同步時鐘信號輸出；

數(shù)據(jù)延時跟蹤器，對所述第一延時時鐘信號延時一預(yù)設(shè)時間后，產(chǎn)生第二延時時鐘信號，所述預(yù)設(shè)時間跟蹤所述控制信號的讀周期中所述時鐘信號的有效沿至產(chǎn)生所述數(shù)據(jù)信號的延時；

相位比較器，對所述時鐘信號和第二延時時鐘信號進(jìn)行相位比較，產(chǎn)生所述延時控制信號，所述延時控制信號與所述時鐘信號和第二延時時鐘信號的相位差相關(guān)聯(lián)。

4.根據(jù)權(quán)利要求1所述的閃速存儲器讀取電路，其特征在于，所述讀取單元還用于產(chǎn)生讀取信號，當(dāng)所述數(shù)據(jù)信號有效時，所述讀取信號為有效電平，否則為無效電平，所述同步單元包括：

可變延時器，用于在延時控制信號的控制下對所述時鐘信號進(jìn)行延時，產(chǎn)生第一延時時鐘信號，所述延時的時間與延時控制信號關(guān)聯(lián)；

數(shù)據(jù)延時跟蹤器，用于對所述第一延時時鐘信號延時一預(yù)設(shè)時間后，產(chǎn)生第二延時時鐘信號，所述預(yù)設(shè)時間跟蹤所述控制信號的讀周期中所述時鐘信號的有效沿至產(chǎn)生所述數(shù)據(jù)信號的延時；

相位比較器，用于對所述時鐘信號和第二延時時鐘信號進(jìn)行相位比較，產(chǎn)生所述延時控制信號，所述延時控制信號與所述時鐘信號和第二延時時鐘信號的相位差相關(guān)聯(lián)；

時鐘控制器，用于在所述讀取信號為有效電平時，將所述第一延時時鐘信號作為所述同步時鐘信號輸出。

5.根據(jù)權(quán)利要求4所述的閃速存儲器讀取電路，其特征在于，所述時鐘控制器包括：

D觸發(fā)器，D輸入端輸入所述讀取信號，時鐘輸入端輸入所述第一延時時鐘信號；

與門，一輸入端連接所述D觸發(fā)器的輸出端，另一輸入端接收所述第一延時時鐘信號，輸出端產(chǎn)生所述同步時鐘信號。

6.根據(jù)權(quán)利要求3或4所述的閃速存儲器讀取電路，其特征在于，所述數(shù)據(jù)延時跟蹤器包括至少一個邏輯門。

7.一種閃速存儲器，其特征在于，包括：

閃速存儲陣列；

權(quán)利要求1至5中任一項(xiàng)所述的閃速存儲器讀取電路；

閃速存儲器主控電路，用于向所述閃速存儲器讀取電路提供時鐘信號和控制信號，接收所述閃速存儲器讀取電路產(chǎn)生的數(shù)據(jù)信號和同步時鐘信號，并使用所述同步時鐘信號鎖存所述數(shù)據(jù)信號。