[發明專利]半導體封裝的制造方法及其基板的制造方法

無效

• 申請號: 201010203280.8
• 申請日: 2010-06-11
• 公開（公告）號: CN101930936A
• 公開（公告）日: 2010-12-29
• 發明（設計）人: 宮崎雅志
• 申請（專利權）人: 索尼公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L21/48;H01L23/498
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 柳春雷;南霆

技術領域

本發明涉及半導體封裝的制造方法及其基板的制造方法。詳細地說，涉及將半導體芯片安裝在基板上的半導體封裝的制造方法及其基板的制造方法。

背景技術

近年來，渴望薄型化半導體封裝，與之相伴的是，對于容納于半導體封裝中的半導體芯片的薄型化、布線微細化等來說，同樣也渴望薄型化安裝該半導體芯片的基板。

至于將基板薄型化的方法，提出有如圖13所示那樣使用沒有芯層的無芯基板的方法。無芯基板的電極焊盤與基板表面的絕緣層形成在同一平面上，因此如果進行倒裝片連接則會產生各種問題。

例如，如果在電極焊盤之間存在焊劑殘余物等，則恐怕會將該焊劑殘余物作為通道(路徑)而在實用環境下發生漏電。另外，如果在進行倒裝片連接時，半導體芯片側的凸塊(bump)與基板側的預備焊錫的沾潤(日文原文：濡れ)差，而焊錫在進行倒裝片連接時被擠出，則恐怕會在鄰接的凸塊之間形成電橋(參照圖14)。

因此，在專利文獻1中公開了一種半導體封裝，其具有在各電極焊盤之間形成絕緣層而將各電極焊盤之間的絕緣的基板。另外，在該專利文獻1中，該基板通過以下方法來制成。即，在支撐板上形成絕緣層，通過蝕刻而在該絕緣層上形成凹部，其后通過鍍金屬而在該凹部內形成金屬電極，形成金屬電極之后去除該支撐板，從而在各電極焊盤之間形成絕緣層。

(現有技術文獻)

專利文獻1：日本專利文獻特開2006-295114號公報。

發明內容

(發明所要解決的問題)

可是，根據專利文獻1中記載的基板的制造方法，通過蝕刻而在絕緣層上形成凹部，并在該凹部內形成電極焊盤，因此需要用于制造無芯基板等的專用裝置，從而會增加制造成本。

本發明是鑒于這些問題點而完成的，其目的在于提供一種半導體封裝的制造方法及其基板的制造方法，這些制造方法能夠在不會使制造成本增加的情況下制造抑制了各電極焊盤之間發生漏電、產生電橋等的半導體封裝及其基板。

(用于解決問題的手段)

為了完成上述目的，本發明的第一方面提供一種半導體封裝的制造方法，其包括：基板形成步驟，形成安裝半導體芯片的基板；以及芯片安裝步驟，在所述基板上經由連接凸塊安裝所述半導體芯片；所述基板形成步驟包括：第一步驟，在支撐板的一部分上形成多個電極焊盤，該電極焊盤與所述連接凸塊接合；第二步驟，在包含所述電極焊盤的所述支撐板上隔著絕緣層形成一層以上的布線層，從而形成在一個面上形成了所述電極焊盤的所述基板；以及第三步驟，從所述支撐板除下形成在所述支撐板上的所述基板；在所述第一步驟之前，在所述支撐板上形成多個第一凸部，在所述第一步驟中，在各所述第一凸部上形成各所述電極焊盤。

另外，本發明的第二方面如本發明的第一方面所述的半導體封裝的制造方法，其中，所述第一凸部的形狀形成為截面視圖呈梯形。

另外，本發明的第三方面如本發明的第一方面所述的半導體封裝的制造方法，其中，所述第一凸部的形狀形成為截面視圖呈階梯形。

另外，本發明的第四方面如本發明的第一至第三方面中任一方面所述的半導體封裝的制造方法，其中，所述第一凸部的直徑形成為比所述電極焊盤的直徑大。

另外，本發明的第五方面如本發明的第一至第四方面中任一方面所述的半導體封裝的制造方法，其中，在所述支撐板的各所述第一凸部之間形成第二凸部。

另外，本發明的第六方面如本發明的第一至第五方面中任一方面所述的半導體封裝的制造方法，其中，通過蝕刻來形成所述第一凸部。

另外，本發明的第七方面如本發明的第一至第五方面中任一方面所述的半導體封裝的制造方法，其中，通過沖壓加工來形成所述第一凸部。

另外，本發明的第八方面提供一種基板的制造方法，其包括：第一步驟，在支撐板的一部分上形成多個電極焊盤，該電極焊盤與連接凸塊接合；第二步驟，在包含所述電極焊盤的所述支撐板上隔著絕緣層形成一層以上的布線層，從而形成在一個面上形成了所述電極焊盤的所述基板；以及第三步驟，從所述支撐板除下形成在所述支撐板上的所述基板；在所述第一步驟之前，在所述支撐板上形成多個第一凸部，在所述第一步驟中，在各所述第一凸部上形成各所述電極焊盤。

附圖說明

圖1是示出本發明的一實施方式涉及的半導體封裝的截面構造的圖；

圖2是示出本發明的一實施方式涉及的半導體封裝的制造工序的圖；

圖3是示出繼圖2之后的工序；

圖4是示出繼圖3之后的工序；

圖5是示出本發明的變形例涉及的半導體封裝的截面構造的圖；