[發(fā)明專利]半導(dǎo)體器件及其制備方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201010198590.5
• 申請(qǐng)日: 2010-06-07
• 公開(kāi)（公告）號(hào): CN101908515A
• 公開(kāi)（公告）日: 2010-12-08
• 發(fā)明（設(shè)計(jì)）人: 村上智博
• 申請(qǐng)（專利權(quán)）人: 瑞薩電子株式會(huì)社
• 主分類(lèi)號(hào): H01L23/48
• 分類(lèi)號(hào): H01L23/48;H01L21/48;H01L21/60
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 王茂華;鄭菊

與相關(guān)申請(qǐng)的交叉引用

在2009年6月8日提交的編號(hào)為2009-137654的日本專利申請(qǐng)的公開(kāi)內(nèi)容，包括說(shuō)明書(shū)、附圖以及摘要在此作為整體并入?yún)⒖肌?/p>

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體器件以及為此的制備技術(shù)，特別是在應(yīng)用以提高對(duì)無(wú)鉛鍍層上方的晶須形成的抵制時(shí)有效的技術(shù)。

描述一種結(jié)構(gòu)，其中在半導(dǎo)體集成電路器件中，具有高于錫-鉛共晶焊料的熔點(diǎn)，并且不包含鉛作為其主要金屬成分的合金層被提供在由樹(shù)脂模制的部分之外的部分(見(jiàn)，例如，專利文件1)。

[專利文件1]

日本未經(jīng)審查專利公開(kāi)編號(hào)2006-352175

背景技術(shù)

使用引線框裝配半導(dǎo)體器件的工藝主要包括將半導(dǎo)體芯片安裝在引線框上方的管芯焊盤(pán)上方的管芯鍵合步驟、將半導(dǎo)體芯片的電極焊盤(pán)電氣地耦合到內(nèi)部引線的接線鍵合步驟、將半導(dǎo)體芯片和接線進(jìn)行模制的封裝(模制)步驟，以及將外部引線從引線框切割/分離的分割步驟。

裝配工藝此外包括，在封裝步驟之后和分割步驟之前，對(duì)每條外部引線執(zhí)行外部鍍覆處理的外部鍍覆步驟。在外部鍍覆步驟中，外部鍍層形成于從模制體暴露以將半導(dǎo)體器件附著在比如印刷電路板之類(lèi)的安裝基板的每條外部引線上方。

近年來(lái)，需要對(duì)環(huán)境問(wèn)題的解決方案，而因此不使用鉛的無(wú)鉛鍍覆最常作為外部鍍層使用。最常用的無(wú)鉛鍍層的范例包括錫-銅鍍層、錫-鉍鍍層、錫-銀鍍層，以及純錫鍍層。

然而，當(dāng)在檢查半導(dǎo)體器件的過(guò)程中執(zhí)行溫度循環(huán)測(cè)試時(shí)，被稱為“晶須”的須狀金屬晶體產(chǎn)物可能在外部引線的表面上方形成。

在溫度循環(huán)測(cè)試中的晶須形成機(jī)制被認(rèn)為是這樣，由于外部引線的基材(例如，鐵-鎳合金)與無(wú)鉛鍍層(例如，錫-銅鍍層)具有不同的線性膨脹系數(shù)，會(huì)因?yàn)橛蓽囟妊h(huán)所造成的外部引線和無(wú)鉛鍍層的熱壓而發(fā)生扭曲，并且逐漸在無(wú)鉛鍍層中積累以最終作為晶須凸出到外部。

當(dāng)晶須因此形成在半導(dǎo)體器件的外部引線上方時(shí)，電氣短路會(huì)在半導(dǎo)體器件中發(fā)生而引發(fā)問(wèn)題。

在以上所述的專利文件1(日本未經(jīng)審查專利公開(kāi)編號(hào)2006-352175)中描述的結(jié)構(gòu)的情況之中，在每條外部引線的表面上方的外部鍍層僅由一種類(lèi)型的鍍層所形成，并且在外部鍍層中未形成界面。因此，發(fā)生在溫度循環(huán)測(cè)試中的應(yīng)力(扭曲)具有相當(dāng)高的可能性會(huì)不被削弱的傳播，并形成晶須。

發(fā)明內(nèi)容

本發(fā)明鑒于前述的問(wèn)題而實(shí)現(xiàn)，而本發(fā)明的目的為提供能夠?qū)崿F(xiàn)對(duì)晶須形成的抵制的提高的技術(shù)。

本發(fā)明的以上和其他目的以及新穎特點(diǎn)將自本說(shuō)明書(shū)的描述以及附隨的附圖中顯現(xiàn)。

以下是在本申請(qǐng)中所公開(kāi)的本發(fā)明的代表性方面的要點(diǎn)的簡(jiǎn)要描述。

亦即，本發(fā)明的一個(gè)方面為半導(dǎo)體器件，包括：具有多個(gè)表面電極的半導(dǎo)體芯片；在其上安裝有半導(dǎo)體芯片的管芯焊盤(pán)；圍繞半導(dǎo)體芯片布置的多條內(nèi)部引線；將半導(dǎo)體芯片的表面電極電氣地耦合到相應(yīng)的內(nèi)部引線的多條接線；將半導(dǎo)體芯片、內(nèi)部引線，以及接線各自模制于其中的模制體；一體地耦合到相應(yīng)的內(nèi)部引線，并且從模制體暴露的多條外部引線；以及形成于每條外部引線的表面上方的外部鍍層，其中外部鍍層具有在期望條件下形成的第一無(wú)鉛鍍層，以及具有與第一無(wú)鉛鍍層的構(gòu)成相同的系統(tǒng)構(gòu)成的第二無(wú)鉛鍍層，并且其中第一無(wú)鉛鍍層和第二無(wú)鉛鍍層是層疊的。

亦即，本發(fā)明的另一方面為半導(dǎo)體器件的制備方法，包括步驟：(a)準(zhǔn)備由覆蓋半導(dǎo)體芯片的模制體所形成的引線框；以及(b)將引線框放置于包括獨(dú)立地耦合到不同整流器的第一鍍覆單元和第二鍍覆單元的鍍覆裝置中，并且關(guān)于從引線框的模制體暴露的多條外部引線執(zhí)行無(wú)鉛鍍覆處理，其中，在步驟(b)中，隨著引線框被浸入到第一無(wú)鉛鍍覆溶液而施加第一密度電流于第一鍍覆單元之中以關(guān)于外部引線執(zhí)行第一無(wú)鉛鍍覆處理，而隨后隨著引線框被浸入具有與第一無(wú)鉛鍍覆溶液的構(gòu)成相同的系統(tǒng)構(gòu)成的第二無(wú)鉛鍍覆溶液而施加密度不同于第一密度電流的密度的第二密度電流于第二鍍覆單元之中以對(duì)外部引線執(zhí)行第二無(wú)鉛鍍覆處理。