[發明專利]電子設備、導電性組合物、金屬填充裝置及電子設備的制造方法

無效

• 申請號: 201010196897.1
• 申請日: 2010-06-02
• 公開（公告）號: CN101908523A
• 公開（公告）日: 2010-12-08
• 發明（設計）人: 關根重信;關根由莉奈;桑名良治;木村龍司
• 申請（專利權）人: 納普拉有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L23/485;H01L25/00;H01L21/60;H01B1/02
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 周欣;陳建全

背景技術

本發明涉及電子設備、導電性組合物、金屬填充裝置以及電子設備的制造方法。

技術領域

在集成電路、半導體元件或者它們的芯片等電子設備的領域，此前采取在電路基板上平面地配置半導體芯片并且將它們之間用布線連接的方法。但是，該方法因為安裝面積隨著半導體芯片的數量增加、并且布線長度也增加，所以難以實現電子設備的小型大容量、高性能、以及低耗電。在微細化的技術已發展到極限的當前情況下，通過半導體芯片的微細化、小型化來實現大容量、高性能以及低耗電已達到極限。

因此，正在開發用貫穿電極對層疊的電路基板間進行連接的所謂的TSV(Through-Silicon-Via：硅晶穿孔技術)技術。

如果使用TSV技術，則可實現三維系統封裝(3D-Sip)等的三維結構體的電子設備。由此，可將大量的功能裝入到小的占有面積中，并且，元件之間的重要的電路徑顯著變短，可實現處理的高速化。

但是，在TSV技術中，存在如下的多個問題。

(1)貫穿電極和硅基板之間的絕緣性

作為使貫穿電極與硅基板電絕緣的手段，日本特開2008-251964號公報公開了如下技術：以將貫穿硅基板的貫穿電極包圍的方式設置貫穿硅基板的環狀的分離槽，在分離槽的底面以及側面上直接形成硅膜，接著以填埋殘留于分離槽內的間隙的方式在硅膜上形成絕緣膜，將分別與分離槽的內周側面以及外周側面接觸的硅膜的表面熱氧化來形成硅熱氧化膜。

但是，即使將貫穿電極與硅基板電絕緣，根據電絕緣結構，特別是在GHz的高頻區域雜散電容增大、電抗降低。由此，從貫穿電極向硅基板泄漏高頻信號，信號的傳輸特性劣化。因而，在GHz的高頻區域的信號傳輸特性改善上，需要使將貫穿電極與硅基板電絕緣的絕緣部分的相對介電常數變小、并且使電阻率盡量變高等的進一步改善。

根據該觀點，從日本特開2008-251964號公報的公開內容可知，由于是將貫穿電極與硅基板通過硅熱氧化膜來進行電絕緣的結構，因此信號傳輸特性除了由硅熱氧化膜的電絕緣特性帶來影響之外沒能得到改善。即，在信號傳輸特性的改善上受到限制。

并且，需要以下工序：在分離槽的底面以及側面上直接形成硅膜的工序，在硅膜形成后以填埋殘留在分離槽內的間隙的方式在硅膜上形成絕緣膜的工序，以及進一步將硅膜的表面熱氧化的工序。由此工序變得復雜、冗長。在將現有的平面的配置技術用TSV技術替換時，在工業批量生產上所重視的是成本、性能，上述的技術不能充分滿足該要求。

并且，在上述技術中，因為想要通過膜填滿分離槽，所以分離槽的槽寬必須是例如2μm左右的極小的值，若考慮到晶片的通常厚度，則分離槽的長寬比會達到100～200。因此，難以進行針對分離槽的硅膜形成工序。

(2)貫穿電極形成時以及接合時的熱劣化

在使用上述熔融金屬填充法或者鍍覆法對已經形成有電路元件的半導體芯片或者晶片形成貫穿電極的情況下(后鉆孔(via?last))，必須避免因熔融熱而導致的電路元件的熱劣化。

從避免熔融熱所導致的電路元件的劣化這樣的觀點出發，只要使用熔點低的金屬材料即可，但這樣一來，結果是電子設備的耐熱性變低。

例如，日本特開2002-158191號公報中，作為構成貫穿電極的金屬材料而例示的錫、銦由于熔點低，因此能夠在避免貫穿電極形成時的熔融熱所導致的半導體電路元件的劣化這點上進行評價，但由于熔點低，損失了熱可靠性。

另外，在使用TSV技術來實現三維結構的電子設備時，必須將形成貫穿電極的多個晶片或者芯片在使貫穿電極對位后依次接合。作為接合材料，從提高電特性以及與貫穿電極的接合性等觀點來看，可以使用金屬接合材料。使該金屬接合材料熔融后，通過使其凝固來接合電路基板。

該情況也同樣存在以下問題：在金屬接合材料的熔融、接合的過程中，已經形成的電路元件有時受到熱損傷。

另外，在晶片的面上與貫穿電極一起、或者與貫穿電極獨立地形成布線用的平面狀導體圖案的情況下，也具有同樣問題。

(3)貫穿電極與其周邊裂紋等的產生

作為在熔融金屬填充法中一般共有的問題，可以看到以下現象：在貫穿電極處產生龜裂、或在貫穿孔的內壁面與貫穿電極的外周面之間設置的絕緣膜被貫穿電極部分地破壞，或者進一步發展為在貫穿電極的周圍的硅基板處產生裂紋。

這些問題不限于形成貫穿電極的情況。在實現上述三維配置時，在層疊多個電路基板的情況下，在對電路基板相互間進行連接的接頭等處有時也發生同樣的情況。

(4)貫穿電極和導體圖案的連接不良