[發明專利]具有掩埋位線的半導體器件及其制造方法有效
| 申請號: | 201010194000.1 | 申請日: | 2010-05-28 |
| 公開(公告)號: | CN102054820A | 公開(公告)日: | 2011-05-11 |
| 發明(設計)人: | 曹允碩 | 申請(專利權)人: | 海力士半導體有限公司 |
| 主分類號: | H01L23/532 | 分類號: | H01L23/532;H01L21/768;H01L27/108;H01L21/8242 |
| 代理公司: | 北京集佳知識產權代理有限公司 11227 | 代理人: | 顧晉偉;王春偉 |
| 地址: | 韓國京畿*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 掩埋 半導體器件 及其 制造 方法 | ||
相關申請
本申請要求2009年10月30日提交的韓國專利申請10-2009-0104213的優先權,通過引用將其全部內容并入本文。
技術領域
本發明的示例性實施方案涉及半導體制造技術,更具體地涉及具有掩埋位線的半導體器件及其制造方法。
背景技術
近來,在半導體工業中,為了提高集成度,正在開發40nm以下的DRAM。就此而言,在8F2或6F2單元結構(其中F為最小特征尺寸)中使用的平面晶體管或凹陷柵極晶體管的情況下,在40nm以下的規格中存在困難。因此,需要具有能夠在相同規格條件下將集成度提高1.5~2倍的4F2單元結構的DRAM,并因此提出垂直溝道晶體管。
在垂直溝道晶體管中,形成環形柵電極以包圍在半導體襯底上垂直延伸的有源柱,并且在有源柱的上部和下部(從柵電極觀察時)中分別形成源極區和漏極區,使得沿垂直方向限定溝道。因此,即使當晶體管的面積減小時,溝道長度也不會受到不利影響。
圖1A和圖1B為說明具有掩埋位線的常規半導體器件的視圖,其中圖1A為橫截面圖,圖1B為平面圖。
參照圖1A和圖1B,在襯底11上形成多個柱結構200,每個柱結構200均包括:柱體12、柱頭13、緩沖層圖案14、硬掩模層圖案15和覆層16。
柱體12的外表面被柵極絕緣層17和柵電極18所包圍。通過雜質離子注入在襯底11中形成雜質區以用作源極區或漏極區并同時用作掩埋位線19。在將相鄰位線19彼此分開的溝槽19A中填充層間介電質20。
字線21沿其中它們與柵電極18連接的方向形成并與掩埋位線19交叉。
在常規技術中,由于通過將雜質離子注入襯底11例如硅襯底中來形成掩埋位線19,所以掩埋位線19形成為并非金屬層的形式而是硅布線的形式。因此,由于硅布線的比電阻比金屬層的比電阻相對較高,所以引起對掩埋位線19的電阻增大的問題。
更具體地,由于未使用金屬層而是使用摻雜有雜質的硅來形成掩埋位線19,因此掩埋位線19的電阻增加,并且由于該電阻增加,所以半導體器件的運行速度減小,這引起了問題。
為了解決這些問題,需要增大如圖1B中所示的掩埋位線19的由附圖標記‘I’表示的電流路徑,并因此掩埋位線19的間距可增大。然而,在這種情況下下,引起對單位單元區域的面積(4F2=2F×2F)可增大的另一問題。
發明內容
本發明的實施方案涉及可實現高速運行的具有掩埋位線的半導體器件及其制造方法。
?根據本發明的一個實施方案,一種半導體器件包括:具有溝槽的襯底;形成于襯底中并包括金屬硅化物層和金屬層的掩埋位線,其中金屬硅化物層與溝槽側壁接觸,金屬層形成于溝槽的側壁上并與金屬硅化物層接觸。
根據本發明的另一實施方案,一種制造半導體器件的方法包括:在襯底中形成金屬硅化物層;通過選擇性地蝕刻襯底形成第一溝槽,使得金屬硅化物層與第一溝槽的側壁接觸;以及形成包括金屬硅化物層和金屬層的掩埋位線,其中金屬層形成于第一溝槽的側壁上,并且金屬層與金屬硅化物層接觸。
根據本發明的另一實施方案,一種制造半導體器件的方法包括:通過選擇性地蝕刻襯底形成第一溝槽;在第一溝槽的側壁上形成金屬層;以及形成包括金屬層和金屬硅化物層的掩埋位線,其中金屬硅化物層通過實施退火而形成于襯底中,金屬硅化物層與金屬層接觸。
附圖說明
圖1A和圖1B為說明具有掩埋位線的常規半導體器件的視圖。
圖2A至圖2C為說明根據本發明一個實施方案的具有掩埋位線的半導體器件的視圖。
圖3A至圖3H為說明根據本發明另一實施方案制造具有掩埋位線的半導體器件的方法的橫截面圖。
圖4A至圖4F為說明根據本發明另一實施方案制造具有掩埋位線的半導體器件的方法的橫截面圖。
具體實施方式
以下將參照附圖更詳細描述本發明的示例性實施方案。然而,本發明可以以不同的形式來實現而不應解釋為限于本文中所闡述的實施方案。而是,提供這些實施方案以使本公開充分和完整,并使得本領域技術人員能夠充分理解本發明的范圍。在整個公開中,在本發明的各個附圖和實施方案中,相同的附圖標記表示相同的部件。
附圖未必是按比例的,并且在某些情況下,將比例進行放大以清楚地說明實施方案的特征。當第一層稱為在第二層“上”或者在襯底“上”時,其不僅表示第一層直接形成在第二層或襯底上的情況,而且還表示在第一層與第二層或襯底之間存在第三層的情況。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于海力士半導體有限公司,未經海力士半導體有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010194000.1/2.html,轉載請聲明來源鉆瓜專利網。





