[發明專利]制作掩膜版的方法、對布局圖形進行光學鄰近修正方法

有效

• 申請號: 201010192865.4
• 申請日: 2010-05-27
• 公開（公告）號: CN102262352A
• 公開（公告）日: 2011-11-30
• 發明（設計）人: 楊青
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: G03F1/14
• 分類號: G03F1/14
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體技術領域，尤其涉及一種制作掩膜版的方法以及光學鄰近修正方法。

背景技術

圖形化工藝是半導體器件制作中常見的工藝，其是以掩模版為掩膜，將布局圖形形成在半導體襯底上的光刻膠層上，以產生印于光刻膠層上的一種光刻膠層圖案。

隨著半導體器件關鍵尺寸的越來越小，在半導體工藝的工藝結點(二分之一孔距)小于32nm時，在193nm(納米)水沉浸式光刻條件下利用一個掩膜版作為掩膜形成圖形化工藝遇到了物理限制，相鄰的圖形孔距過小，由于光學鄰近效應，會出現相鄰圖形粘連的現象。現有技術的解決方法為將布局圖形分割成第一布局圖形和第二布局圖形，第一布局圖形形成在第一掩膜版上，第二布局圖形形成在第二掩膜版上，然后分別以第一掩膜版和第二掩膜版為掩膜，分別將第一布局圖形和第二布局圖形形成在半導體襯底的光刻膠層上，可以將整個布局圖形形成在半導體襯底的光刻膠層上。

結合附圖說明在半導體工藝中孔距小于64nm時，現有技術的制作掩膜版的方法。圖1為提供的布局圖形，參考圖1，布局圖形100包括若干條相互平行的直線型圖形101，以及非直線型圖形102；直線型圖形101包括第一直線型圖形103和第二直線型圖型104，第一直線型圖形103和第二直線型圖型104相互間隔；非直線型圖形102在圖中虛線所示的位置被分成第一圖形105和第二圖形106。其中，第一直線型圖形103和第一圖形105構成第一布局圖形110，參考圖1a；第二直線型圖形104和第二圖形106構成第二布局圖形120，參考圖1b。

對第一布局圖形110和第二布局圖形120分別進行光學鄰近修正；之后將第一布局圖形110寫入第一基板形成第一掩膜版，將第二布局圖形120寫入第二基板形成第二掩膜版。在圖形化時，分別以第一掩膜版和第二掩膜版為掩膜將第一布局圖形110和第二布局圖形120形成在半導體襯底的光刻膠層上。然而，由于光學鄰近效應產生的線端收縮，第一圖形105和第二圖形106不能連接在一起，為了解決此現象，參考圖1c和圖1d，將第一圖形105和第二圖形106在分割位置處分別延伸形成第一延伸段107和第二延伸段108，之后分別對第一布局圖形和第一延伸段、第二布局圖形和第二延伸段進行光學鄰近修正，然后將經光學鄰近校正后的第一布局圖形和第一延伸段、第二布局圖形和第二延伸段分別寫入第三基板和第四基板形成第三掩膜版和第四掩膜版。在圖形化時分別以第三掩膜版和第四掩膜版為掩膜將第一布局圖形和第一延伸段、第二布局圖形和第二延伸段形成在半導體襯底的光刻膠層上，從而將整個布局圖形100形成在半導體襯底的光刻膠層上。

圖2為圖形化時切割位置處的疊加示意圖。由于線端圓角效應和線端收縮，在疊加位置處，在第一延伸段和第二延伸段的長度分別35nm時，圖形寬度h為64nm，圖形的目標寬度H為70nm(實際上想要得到的圖形寬度)。如果要解決此問題，第一延伸段和第二延伸段的長度應分別為70nm，才能使疊加位置處圖形寬度h為70nm；在實際應用中，布局圖形很復雜，對布局圖形的分割位置根據實際情況，在每個分割位置處延伸段的長度要根據具體情況，才能使疊加位置處圖形寬度和目標寬度相等，由于布局圖形的復雜性，分別確定每個分割位置處延伸段的長度會使工藝效率下降，耗時長，因此并不可行。

申請號為“200710037440.4”的中國專利申請公開了一種圖形化方法，申請號為“200810040372.1”的中國專利申請公開了一種光學鄰近修正方法，但是均沒有解決以上所述的問題。

發明內容

本發明解決的問題是在疊加位置處圖形的寬度小于目標寬度的問題。

為解決上述問題，本發明提供一種制作掩膜版的方法，包括：提供布局圖形；

將所述布局圖形分割成第一布局圖形和第二布局圖形；

在所述第一布局圖形的切割位置形成第一延伸段；

在所述第二布局圖形的切割位置形成第二延伸段；

執行對第一布局圖形和第一延伸段的光學鄰近修正，獲得第一修正圖形，所述第一修正圖形在圖形化仿真后包圍第二延伸段所在區域；

執行對第二布局圖形和第二延伸段的光學鄰近修正，獲得第二修正圖形，所述第二修正圖形在圖形化仿真后包圍第一延伸段所在區域；

將第一修正圖形寫入第一掩膜版；

將第二修正圖形寫入第二掩膜版。

可選的，所述執行對第一布局圖形和第一延伸段的光學鄰近修正，獲得第一修正圖形包括：

步驟S11，對第一布局圖形和第一延伸段進行圖形化仿真，獲得仿真圖形；