[發明專利]半導體器件的制造方法

無效

• 申請號: 201010192517.7
• 申請日: 2010-06-04
• 公開（公告）號: CN102270575A
• 公開（公告）日: 2011-12-07
• 發明（設計）人: 沈滿華;張海洋
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

技術領域

本發明涉及集成電路制造領域，特別是涉及一種半導體器件的制造方法。

背景技術

隨著半導體制造技術的不斷進步，作為衡量半導體制造技術工藝水平的柵極的線寬也越來越小，所述柵極的線寬已經能夠做到65nm甚至更小。小的柵極線寬可以減小形成的半導體器件的驅動電壓，進而減小功耗；并且，小的柵極線寬也可以使形成的半導體器件的尺寸減小，提高集成度，增加單位面積上的半導體器件的數量，進而降低生產成本。目前，在互補金屬氧化物半導體器件(CMOS)的制造過程中，制造柵極的優選材料是多晶硅，所述多晶硅具有特殊的耐熱性以及較高的刻蝕成圖精確性，業界通常采用對多晶硅進行預摻雜的方法來改善柵極的電阻率。

具體請參考圖1A～1D，其為現有的柵極制造方法的各步驟相應結構的剖面示意圖。參考圖1A所示，首先提供半導體襯底100，接著在所述半導體襯底100上依次形成柵極介質層110和多晶硅層120。對于CMOS器件中的NMOS和PMOS器件來說，對多晶硅進行預摻雜能夠減小形成的柵極的電阻率，從而改善CMOS器件的閾值電壓和驅動電流特性，提高CMOS器件的性能。以NMOS器件為例，通常采用摻雜了N型雜質(例如磷)的多晶硅來制作柵極。

參考圖1B所示，利用化學氣相沉積工藝在所述多晶硅層120上形成硬掩膜層，接著在所述硬掩膜層上旋涂光刻膠層，并利用曝光顯影工藝圖案化所述光刻膠層，并以圖案化后的光刻膠層為掩膜刻蝕所述硬掩膜層，以形成圖案化硬掩膜層130a，所述圖案化硬掩膜層130a的材質通常為氮化硅或氮氧化硅。

參考圖1C所示，以所述圖案化硬掩膜層130a為掩膜，依次刻蝕所述多晶硅層120和柵極介質層110，以形成柵極，所述柵極包括圖案化柵極介質層110a和圖案化多晶硅層120a，所述圖案化硬掩膜層130a對多晶硅的刻蝕選擇比很高，有利于形成輪廓良好的柵極。

參考圖1D所示，最后，利用濕法腐蝕的方式去除所述圖案化硬掩膜層130a，所述濕法腐蝕工藝所使用的腐蝕液為磷酸(H₃PO₄)。由于所述圖案化硬掩膜層130a的材料比較致密，因此濕法腐蝕的時間必須足夠長才能確保所述圖案化硬掩膜層130a被徹底去除。但是，在實際生產中發現，在利用磷酸溶液去除圖案化硬掩膜層130a的過程中，磷酸溶液會同時腐蝕摻雜了N型雜質的多晶硅，導致柵極的頂面產生邊角，即形成如圖1D所示的頸狀(necking)缺陷，所述頸狀缺陷將導致柵極的尺寸改變，進而影響半導體器件的性能。

發明內容

本發明的目的在于提供一種半導體器件的制造方法，以減少頸狀缺陷的產生，提高半導體器件的性能。

為解決上述技術問題，本發明提供一種半導體器件的制造方法，包括：在半導體襯底上依次形成柵極介質層、多晶硅層和刻蝕停止層；在所述刻蝕停止層上形成圖案化硬掩膜層；以圖案化硬掩膜層為掩膜，刻蝕所述刻蝕停止層形成圖案化刻蝕停止層；以圖案化硬掩膜層為掩膜，刻蝕多晶硅層和柵極介質層形成柵極，所述柵極包括圖案化柵極介質層和圖案化多晶硅層；在所述柵極側壁和半導體襯底表面形成保護層；利用干法刻蝕方式去除所述圖案化硬掩膜層。

可選的，在所述半導體器件的制造方法中，所述保護層的材質為二氧化硅，所述保護層的厚度為10～

可選的，在所述半導體器件的制造方法中，所述保護層是利用退火工藝形成，所述退火工藝的溫度為600～900℃，所述退火工藝使用的反應氣體為O₂和N₂的混合物，所述反應氣體中O₂的流量為50～1000sccm，所述反應氣體中N₂的流量為50～1000sccm。

可選的，在所述半導體器件的制造方法中，所述圖案化硬掩膜層的材質為氮化硅或氮氧化硅。

可選的，在所述半導體器件的制造方法中，所述刻蝕停止層的材質為二氧化硅，所述刻蝕停止層的厚度為10～

可選的，在所述半導體器件的制造方法中，去除所述圖案化硬掩膜層使用的刻蝕氣體為CH₃F和O₂的混合物，所述刻蝕氣體中CH₃F的流量為50～500sccm，所述刻蝕氣體中O₂的流量為10～500sccm。

與現有技術相比，本發明提供的半導體器件的制造方法具有以下優點：