[發明專利]可編程式數字脈沖發生器

有效

• 申請號: 201010191554.6
• 申請日: 2010-06-04
• 公開（公告）號: CN101907881A
• 公開（公告）日: 2010-12-08
• 發明（設計）人: 呂寧;王昌明;呂高登;王江輝;賀鵬;張良
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G05B19/418
• 分類號: G05B19/418;G05B11/26
• 代理公司: 西安新思維專利商標事務所有限公司 61114
• 代理人: 李罡

1.一種可編程式數字脈沖發生器，包括用于存儲時鐘脈沖數據的SRAM數據存儲裝置(3)、用于產生可調節的時鐘脈沖基準頻率的DDS頻率發生裝置(6)、用于將波形數據進行數據格式轉化與傳輸的USB通訊轉換裝置(2)和上位PC機(1)，其特征在于：還包括將用于產生數字時序邏輯信號的FPGA波形產生裝置(4)及將數字時序邏輯信號隔離后輸出的多路時鐘脈沖驅動控制裝置(5)；所述上位PC機(1)嵌入有將脈沖時序邏輯關系轉換為波形數據的脈沖編輯系統，所述的脈沖編輯系統通過上位PC機(1)與USB通訊轉換裝置(2)的輸入端連接，USB通訊轉換裝置(2)的輸出端連接FPGA波形產生裝置(4)的輸入端，FPGA波形產生裝置(4)的輸出端與多路時鐘脈沖驅動控制裝置(5)相連接；所述的SRAM數據存儲裝置(3)和DDS頻率發生裝置(6)同時接入FPGA波形產生裝置(4)。

2.根據權利要求1所述的可編程式數字脈沖發生器，其特征在于：所述的FPGA波形產生裝置(4)由FPGA控制芯片、并行數據輸入端、數據存儲接口端、參數配置端和時序波形輸出端組成；所述的并行數據輸入端將由與其連接的USB通訊轉換裝置輸出的波形數據進行數據抽取和格式轉化后分別送至數據FPGA波形產生裝置的存儲接口端和參數配置端，由數據存儲接口端將波形數據存儲至與其連接的SRAM數據存儲裝置(3)；參數配置端則按照由與其連接的DDS頻率發生裝置(6)和路時鐘脈沖驅動控制裝置(5)設定頻率的脈沖信號輸出觸發模式和基準頻率，實時改變或調整通道工作狀態，并控制時序波形輸出端的工作方式，由時序波形輸出端按照參數配置端的設定，讀取SRAM存儲裝置的數據后，產生多路獨立的數字時序邏輯信號，然后將該信號在輸出到與其連接的多路時鐘驅動控制裝置。

3.根據權利要求1所述的可編程式數字脈沖發生器，其特征在于：所述的脈沖編輯系統包括人機交互模塊、數據管理模塊和通訊轉換模塊，所述人機交互模塊用來將用戶對脈沖信號的時序和波形要求輸入至上位PC機，并送至數據管理模塊進行存儲和讀取；所述數據管理子模塊將脈沖波形轉變為數據文件送至通訊轉換模塊；所述通訊轉換模塊通過上位PC機的USB接口將數據傳輸至USB通訊轉換裝置。

4.根據權利要求1所述的可編程式數字脈沖發生器，其特征在于：所述的多路時鐘脈沖驅動控制裝置(5)包括依次連接的信號隔離電路、脈沖調理電路和輸出驅動電路，其中信號隔離電路與FPGA波形產生裝置(4)的時序波形輸出端連接，將時序波形輸出端產生的脈沖信號進行抑制后輸入到脈沖調理電路，抑制后的脈沖信號通過脈沖調理電路調節輸出時鐘脈沖的幅度參數后輸入到輸出驅動電路，最后由輸出驅動電路將脈沖信號驅動放大調節后輸出。

5.根據權利要求2所述的可編程式數字脈沖發生器，其特征在于：所述的FPGA控制芯片為EP1C6Q240。

6.根據權利要求4所述的可編程式數字脈沖發生器，其特征在于：所述的信號隔離電路的芯片型號為ADuM1400。

7.根據權利要求4所述的可編程式數字脈沖發生器，其特征在于：所述的脈沖調理電路芯片型號為AD5262和AD8170。

8.根據權利要求4所述的可編程式數字脈沖發生器，其特征在于：所述的輸出驅動電路的芯片型號為THS3001。