[發(fā)明專利]一種基于虛擬接口的條碼解碼芯片及條碼解碼裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201010188977.2
• 申請(qǐng)日: 2010-06-01
• 公開（公告）號(hào): CN101882208A
• 公開（公告）日: 2010-11-10
• 發(fā)明（設(shè)計(jì)）人: 蔡強(qiáng);林建華;張義錦;陳永長
• 申請(qǐng)（專利權(quán)）人: 福建新大陸電腦股份有限公司
• 主分類號(hào): G06K7/10
• 分類號(hào): G06K7/10
• 代理公司: 深圳市威世博知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44280
• 代理人: 何青瓦;李慶波

【技術(shù)領(lǐng)域】

本發(fā)明屬于條碼技術(shù)領(lǐng)域，特別地，涉及一種基于虛擬接口的條碼解碼芯片及條碼解碼裝置。

【背景技術(shù)】

條碼技術(shù)是在計(jì)算機(jī)技術(shù)與信息技術(shù)基礎(chǔ)上發(fā)展起來的一門集編碼、印刷、識(shí)別、數(shù)據(jù)采集和處理于一身的新興技術(shù)。條碼技術(shù)由于其識(shí)別快速、準(zhǔn)確、可靠以及成本低等優(yōu)點(diǎn)，被廣泛應(yīng)用于商業(yè)、圖書管理、倉儲(chǔ)、郵電、交通和工業(yè)控制等領(lǐng)域，并且勢(shì)必在逐漸興起的“物聯(lián)網(wǎng)”應(yīng)用中發(fā)揮重大的作用。

目前被廣泛使用的條碼包括一維條碼及二維條碼。一維條碼又稱線形條碼，是由平行排列的多個(gè)“條”和“空”單元組成，條形碼信息靠條和空的不同寬度和位置來表達(dá)。一維條碼只是在一個(gè)方向(一般是水平方向)表達(dá)信息，而在垂直方向則不表達(dá)任何信息，因此信息容量及空間利用率較低，并且在條碼損壞后即無法識(shí)別。

二維條碼是由按一定規(guī)律在二維方向上分布的黑白相間的特定幾何圖形組成，其可以在二維方向上表達(dá)信息，因此信息容量及空間利用率較高，并具有一定的校驗(yàn)功能。二維條碼可以分為堆疊式二維條碼和矩陣式二維條碼。堆疊式二維條碼是由多行短截的一維條碼堆疊而成，代表性的堆疊式二維條碼包括PDF417、Code?49、Code?16K等。矩陣式二維條碼是由按預(yù)定規(guī)則分布于矩陣中的黑、白模塊組成，代表性的矩陣式二維條碼包括Codeone、Aztec、Data?Matrix、OR碼等。

現(xiàn)有的條碼解碼處理一般是利用軟件解碼的方式實(shí)現(xiàn)，需要在處理器中寫入實(shí)現(xiàn)解碼算法的一系列軟件程序，軟件程序容易被反向工程所破解；由于單個(gè)處理器只能同時(shí)針對(duì)一種特定類型的條碼格式進(jìn)行解碼處理，因此解碼速度較慢，不能處理多種格式類型的條碼；再者，由于實(shí)現(xiàn)條碼解碼的軟件算法較為復(fù)雜，因此所采用的處理器一般而言為高端的處理器(如32位處理器)，由于高端的處理器價(jià)格較為昂貴，因此造成成本升高。

另外，現(xiàn)有的條碼解碼設(shè)備需要專門的條碼解碼處理器和處理電路才能實(shí)現(xiàn)解碼功能，設(shè)備體積較大，通用性差。現(xiàn)有的便攜式電子設(shè)備需要對(duì)內(nèi)部結(jié)構(gòu)和處理程序進(jìn)行修改才能集成現(xiàn)有的條碼解碼設(shè)備，增加了便攜式電子設(shè)備的制造成本和使用成本，而且普通的便攜式電子設(shè)備在不進(jìn)行設(shè)備改造的情況下不易實(shí)現(xiàn)條碼解碼功能，這限制了條碼技術(shù)的應(yīng)用領(lǐng)域。

因此，針對(duì)現(xiàn)有技術(shù)存在的以上不足，亟需提供一種條碼解碼方案，以實(shí)現(xiàn)條碼解碼設(shè)備的小型化、便攜化及即插即用功能。

【發(fā)明內(nèi)容】

為了克服現(xiàn)有條碼解碼設(shè)備體積較為龐大，便攜性不強(qiáng)，無法實(shí)現(xiàn)即插即用，本發(fā)明提供了一種基于虛擬接口的條碼解碼芯片，以克服上述問題。

本發(fā)明提供一種基于虛擬接口的條碼解碼芯片，包括：數(shù)據(jù)存儲(chǔ)器，用于存儲(chǔ)條碼圖像；寄存器組，包括命令寄存器和數(shù)據(jù)寄存器，命令寄存器用于暫存命令，數(shù)據(jù)寄存器用于暫存數(shù)據(jù)；條碼解碼流水線，用于處理?xiàng)l碼圖像；主控邏輯模塊，從命令寄存器獲取處理命令，根據(jù)處理命令將數(shù)據(jù)存儲(chǔ)器中存儲(chǔ)的條碼圖像傳輸至條碼解碼流水線進(jìn)行解碼；虛擬NAND閃存總線接口，與寄存器組電連接，用于傳輸符合NAND閃存接口標(biāo)準(zhǔn)的數(shù)據(jù)。

根據(jù)本發(fā)明的一個(gè)優(yōu)選實(shí)施例，條碼解碼芯片進(jìn)一步包括配置存儲(chǔ)器，配置存儲(chǔ)器與寄存器組電連接，用于存儲(chǔ)條碼解碼流水線工作時(shí)的運(yùn)算參數(shù)以及查表數(shù)據(jù)，條碼解碼流水線通過主控邏輯模塊以及寄存器組從配置存儲(chǔ)器獲取運(yùn)算參數(shù)以及查表數(shù)據(jù)。

根據(jù)本發(fā)明的一個(gè)優(yōu)選實(shí)施例，條碼解碼芯片進(jìn)一步包括配置存儲(chǔ)器，配置存儲(chǔ)器設(shè)置在條碼解碼流水線內(nèi)部，用于存儲(chǔ)條碼解碼流水線工作時(shí)的運(yùn)算參數(shù)以及查表數(shù)據(jù)。

根據(jù)本發(fā)明的一個(gè)優(yōu)選實(shí)施例，條碼解碼芯片包括由硬件邏輯實(shí)現(xiàn)的多個(gè)條碼解碼流水線，多個(gè)條碼解碼流水線對(duì)條碼圖像進(jìn)行并行處理。

根據(jù)本發(fā)明的一個(gè)優(yōu)選實(shí)施例，虛擬NAND閃存總線接口包括基本輸入輸出引腳、命令鎖存使能引腳、地址鎖存使能引腳、片選引腳、寫使能引腳以及讀使能引腳。

本發(fā)明進(jìn)一步提供一種包括條碼解碼芯片的條碼解碼裝置，包括：USB接口，用于輸入或輸出符合USB通信協(xié)議的數(shù)據(jù)；閃存數(shù)據(jù)控制模塊，用于對(duì)虛擬NAND閃存總線接口進(jìn)行訪問及輸入輸出數(shù)據(jù)；USB控制器，用于將從USB接口輸入的符合USB通信協(xié)議的數(shù)據(jù)轉(zhuǎn)換為存儲(chǔ)數(shù)據(jù)輸入閃存數(shù)據(jù)控制模塊117，以及將從閃存數(shù)據(jù)控制模塊輸出的數(shù)據(jù)轉(zhuǎn)換為符合USB通信協(xié)議的數(shù)據(jù)，經(jīng)由USB接口輸出；微處理器，用于協(xié)調(diào)閃存數(shù)據(jù)控制模塊和USB控制器的工作狀態(tài)；