[發(fā)明專利]一種基于虛擬接口的條碼解碼芯片及條碼解碼裝置

有效

• 申請?zhí)枺?/td>: 201010188977.2
• 申請日: 2010-06-01
• 公開（公告）號: CN101882208A
• 公開（公告）日: 2010-11-10
• 發(fā)明（設(shè)計）人: 蔡強;林建華;張義錦;陳永長
• 申請（專利權(quán)）人: 福建新大陸電腦股份有限公司
• 主分類號: G06K7/10
• 分類號: G06K7/10
• 代理公司: 深圳市威世博知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44280
• 代理人: 何青瓦;李慶波

1.一種基于虛擬接口的條碼解碼芯片，其特征在于，包括：

數(shù)據(jù)存儲器，用于存儲條碼圖像；

寄存器組，包括命令寄存器和數(shù)據(jù)寄存器，所述命令寄存器用于暫存命令，所述數(shù)據(jù)寄存器用于暫存數(shù)據(jù)；

條碼解碼流水線，用于處理所述條碼圖像；

主控邏輯模塊，從所述命令寄存器獲取處理命令，根據(jù)所述處理命令將所述數(shù)據(jù)存儲器中存儲的所述條碼圖像傳輸至所述條碼解碼流水線進行解碼；

虛擬NAND閃存總線接口，與所述寄存器組電連接，用于傳輸符合NAND閃存接口標準的數(shù)據(jù)。

2.根據(jù)權(quán)利要求1所述的條碼解碼芯片，其特征在于，所述條碼解碼芯片進一步包括配置存儲器，所述配置存儲器與所述寄存器組電連接，用于存儲所述條碼解碼流水線工作時的運算參數(shù)以及查表數(shù)據(jù)，所述條碼解碼流水線通過所述主控邏輯模塊以及所述寄存器組從所述配置存儲器獲取所述運算參數(shù)以及所述查表數(shù)據(jù)。

3.根據(jù)權(quán)利要求1所述的條碼解碼芯片，其特征在于，所述條碼解碼芯片進一步包括配置存儲器，所述配置存儲器設(shè)置在所述條碼解碼流水線內(nèi)部，用于存儲所述條碼解碼流水線工作時的運算參數(shù)以及查表數(shù)據(jù)。

4.根據(jù)權(quán)利要求1所述的條碼解碼芯片，其特征在于，所述條碼解碼芯片包括由硬件邏輯實現(xiàn)的多個所述條碼解碼流水線，所述多個條碼解碼流水線對所述條碼圖像進行并行處理。

5.根據(jù)權(quán)利要求1所述的條碼解碼芯片，其特征在于，所述虛擬NAND閃存總線接口包括基本輸入輸出引腳、命令鎖存使能引腳、地址鎖存使能引腳、片選引腳、寫使能引腳以及讀使能引腳。

6.一種包括權(quán)利要求1-5任一項所述的條碼解碼芯片的條碼解碼裝置，其特征在于，包括：

USB接口，用于輸入或輸出符合USB通信協(xié)議的數(shù)據(jù)；

閃存數(shù)據(jù)控制模塊，用于對所述虛擬NAND閃存總線接口進行訪問及輸入輸出數(shù)據(jù)；

USB控制器，用于將從所述USB接口輸入的所述符合USB通信協(xié)議的數(shù)據(jù)轉(zhuǎn)換為存儲數(shù)據(jù)輸入所述閃存數(shù)據(jù)控制模塊117，以及將從所述閃存數(shù)據(jù)控制模塊輸出的數(shù)據(jù)轉(zhuǎn)換為符合所述USB通信協(xié)議的數(shù)據(jù)，經(jīng)由所述USB接口輸出；

微處理器，用于協(xié)調(diào)所述閃存數(shù)據(jù)控制模塊和所述USB控制器的工作狀態(tài)。

7.一種包括權(quán)利要求1-5任一項所述的條碼解碼芯片的條碼解碼裝置，其特征在于，包括：

存儲卡接口，用于輸入或輸出符合存儲卡通信協(xié)議的數(shù)據(jù)；

閃存數(shù)據(jù)控制模塊，用于對所述虛擬NAND閃存總線接口進行訪問及輸入輸出數(shù)據(jù)；

存儲卡控制器，用于將從所述存儲卡接口輸入的符合存儲卡通信協(xié)議的數(shù)據(jù)轉(zhuǎn)換為存儲數(shù)據(jù)輸入所述閃存數(shù)據(jù)控制模塊，以及將從所述閃存數(shù)據(jù)控制模塊輸出的數(shù)據(jù)轉(zhuǎn)換為符合存儲卡通信協(xié)議的數(shù)據(jù)，經(jīng)由所述存儲卡接口輸出。

8.一種包括權(quán)利要求1-5任一項所述的條碼解碼芯片的條碼解碼裝置，其特征在于，包括：

存儲控制器，用于對所述虛擬NAND閃存總線接口進行訪問及輸入輸出數(shù)據(jù)；

微處理器，通過所述存儲控制器訪問所述基于虛擬接口的條碼解碼芯片。

9.一種包括權(quán)利要求1-5任一項所述的條碼解碼芯片的條碼解碼裝置，其特征在于，包括：

微處理器，與所述虛擬NAND閃存總線接口電連接，透過自帶的指令集訪問所述條碼解碼芯片。