[發明專利]曝光機的曝光程序的驗證方法及其使用的掩模

無效

• 申請號: 201010188402.0
• 申請日: 2010-05-25
• 公開（公告）號: CN102262350A
• 公開（公告）日: 2011-11-30
• 發明（設計）人: 巫世榮;劉宗鑫
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: G03F1/14
• 分類號: G03F1/14;G03F7/20
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周國城

技術領域

本發明是有關于曝光機的曝光程序的驗證方法及其使用的掩模，特別是有關于步進式曝光機的單掩模多級層集成電路圖樣的曝光程序的驗證方法及其使用的掩模。

背景技術

在半導體集成電路(integrated?circuit，IC)技術中，光刻技術的使用頻率頻繁且為影響產品最終良率的重要因素。光刻技術主要是將掩模上的IC圖樣轉移至芯片上。轉移至芯片上的每個級層的IC圖樣需要互相對準，否則，只要有一個級層的IC圖樣偏移而未對準其它級層的IC圖樣，就會導致產品的最終良率大幅度地降低，嚴重的甚至會發生報廢。而曝光機的曝光程序是否無誤且精準，為決定IC圖樣轉移結果的一個很重要的因素。

由于掩模的價格昂貴(一般一顆IC的制作需使用18～23片掩模)，因此半導體廠無不積極希望能從減少掩模的使用量來降低工藝費用。因此，目前也有人使用具有多級層IC圖樣的掩模以達到此效益。所謂具有多級層IC圖樣的掩模指的單一個掩模其同時具有多個不同級層(至少兩個級層)的集成電路圖樣。然而，步進式曝光機利用具有多級層IC圖樣的掩模進行曝光工藝必須使用復雜的曝光程序，而復雜的曝光程序需要經過繁雜且耗時的驗證過程才能精確地判斷其正確性。

發明內容

有鑒于此，本發明的主要目的是提供一種曝光機的曝光程序的驗證方法及其使用的掩模，能使曝光機的曝光程序的驗證成本低、快速且精準。

根據本發明的目的，提出一種掩模。掩模的襯底包含多級層IC圖樣與驗證圖樣。多級層IC圖樣至少包括第一級層IC圖樣與第二級層IC圖樣。驗證圖樣包括至少第一母圖樣與第一子圖樣，分別設置在第一級層IC圖樣的第一邊緣與第二邊緣的外側。第一邊緣與第二邊緣相對。第一母圖樣與第一子圖樣不同。

根據本發明的目的，也提出一種曝光機的曝光程序的驗證方法。提供涂布有光刻膠層的芯片并提供掩模。掩模包括一襯底，且襯底具有多級層IC圖樣與驗證圖樣。多級層IC圖樣至少包括第一級層IC圖樣與第二級層IC圖樣。驗證圖樣包括至少第一母圖樣與第一子圖樣，分別設置在第一級層IC圖樣的第一邊緣與第二邊緣的外側。第一邊緣與第二邊緣相對。第一母圖樣是與第一子圖樣不同。第一級層IC圖樣、第一母圖樣及第一子圖樣對應至一曝光單位區。使用掩模進行曝光程序，包括將曝光單位區轉移至芯片的第一位置上，并然后將曝光單位區轉移至芯片的鄰近第一位置的第二位置上。第一位置上的第一子圖樣與第二位置上的第一母圖樣的相對位置是與曝光程序的正確與否相關。

本發明具有以下有益效果：由于本發明的實施例僅需使用一片芯片并進行一次一個級層的曝光程序，即能在芯片上產生足以判斷程序是否可執行的驗證圖樣，因此驗證的成本低且快速。此外，芯片不用經歷重復曝光，所以不會有因為多次曝光而產生的色差或失焦而影響到驗證的準確性的問題。在本發明的實施例中，僅需觀察芯片上局部的母圖樣與子圖樣的位置相對關系即可準確地判斷出曝光程序的可執行性，而不必觀察整個芯片上所有的母圖樣與子圖樣，因此判斷所需花費的時間少。因此，相較于圖1及圖2的現有做法，本發明的曝光機的曝光程序的驗證方法具有成本低、可快速且精準地驗證的優點。

為讓本發明的上述目的、特征、和優點能更明顯易懂，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下：

附圖說明

圖1為發明人所知悉的現有技術中具有多級層IC圖樣的掩模。

圖2為具有從掩模轉移來的IC圖樣的芯片。

圖3A為本發明的第一實施例的掩模。

圖3B為本發明的第二實施例的掩模。

圖4A為一實施例的具有從掩模轉移來的驗證圖樣與IC圖樣的芯片。

圖4B為一實施例的具有從掩模轉移來的驗證圖樣與IC圖樣的芯片。

圖5A顯示一實施例的轉移至芯片上的驗證圖樣的放大圖。

圖5B顯示一實施例的轉移至芯片上的驗證圖樣的放大圖。

圖6A顯示一實施例的轉移至芯片上的驗證圖樣的放大圖。

圖6B顯示一實施例的轉移至芯片上的驗證圖樣的放大圖。

【主要元件符號說明】

1A、1B：當級層IC圖樣

2A、2B、3A、3B、4A、4B：其它級層IC圖樣

5、300、302：掩模

50、50′：襯底

6A、6B、6C、6D、60：芯片

10：第一級層IC圖樣

70：第二級層IC圖樣

80：第三級層IC圖樣

90：第四級層IC圖樣