[發(fā)明專利]改善芯片柵極側(cè)墻生長的負(fù)載效應(yīng)的方法

有效

• 申請?zhí)枺?/td>: 201010186553.2
• 申請日: 2010-05-27
• 公開（公告）號: CN102263018A
• 公開（公告）日: 2011-11-30
• 發(fā)明（設(shè)計）人: 陳福成
• 申請（專利權(quán)）人: 上海華虹NEC電子有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 丁紀(jì)鐵

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝方法，特別是涉及一種改善芯片柵極側(cè)墻生長的負(fù)載效應(yīng)的方法。

背景技術(shù)

現(xiàn)有技術(shù)中，在柵極側(cè)墻層如多晶硅柵的氮化硅側(cè)墻層生長時，現(xiàn)有的芯片的設(shè)計使得芯片的各個局部的負(fù)載效應(yīng)不同。如圖2所示，產(chǎn)生各個局部的負(fù)載效應(yīng)不同的原因是所述柵極側(cè)墻層的薄膜生長不僅發(fā)生在多晶硅的頂部1和多晶硅之間2，而且同時發(fā)生在多晶硅的側(cè)面3，即與多晶硅的整體表面積相關(guān)。

現(xiàn)有技術(shù)中，多晶硅柵層的設(shè)計主要還停留在考慮圖形密度的基礎(chǔ)上，這對于化學(xué)機(jī)械研磨的均一性和刻蝕的宏負(fù)載(Macro?Loading?Effect)都有很好的改善意義。但是現(xiàn)有技術(shù)沒有考慮到多晶硅柵的局部表面積在后續(xù)柵極側(cè)墻層的薄膜生長時的引起不同的負(fù)載的情況，這樣就會形成柵極側(cè)墻生長后芯片上的各局部表面的負(fù)載不平衡，使得后續(xù)的形成所述柵極側(cè)墻的刻蝕工藝中出現(xiàn)刻蝕不均衡的問題。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供一種改善芯片柵極側(cè)墻生長的負(fù)載效應(yīng)的方法，能優(yōu)化芯片內(nèi)化學(xué)機(jī)械研磨的均一性和刻蝕的宏負(fù)載，同時能改善在柵極側(cè)墻薄膜生長時形成的各柵極局部表面積負(fù)載不平衡的情況。

為解決上述技術(shù)問題，本發(fā)明提供的改善芯片柵極側(cè)墻生長的負(fù)載效應(yīng)的方法包括步驟：

步驟一、設(shè)計一組填充圖形；

步驟二、在所述芯片的柵層生長之后，在所述柵層上的需要調(diào)節(jié)圖形密度和后續(xù)柵極側(cè)墻生長的負(fù)載效應(yīng)的區(qū)域上，在所述一組填充圖形中選擇一個所述填充圖形來進(jìn)行柵布局，從而使所述芯片的圖形密度達(dá)到目標(biāo)圖形密度和所述芯片的柵極側(cè)墻生長的負(fù)載效應(yīng)達(dá)到目標(biāo)負(fù)載效應(yīng)。所述柵層的組成材料能選擇多晶硅、非晶硅、硅化物、金屬。所述目標(biāo)圖形密度為所述芯片中所有柵極的正面積與芯片面積的比值，且所述目標(biāo)圖形密度范圍為20％～40％。所述目標(biāo)負(fù)載效應(yīng)為所述芯片面積與柵極的側(cè)面積之和與芯片面積的比值，且所述目標(biāo)負(fù)載效應(yīng)范圍為120％～250％。

更進(jìn)一步的改進(jìn)是，所述柵層是多晶硅柵層，所述柵布局是多晶硅柵布局。

更進(jìn)一步的改進(jìn)是，所述一組填充圖形包括了具有不同圖形密度和不同的負(fù)載效應(yīng)的多個填充圖形；也包括了圖形密度相同但是負(fù)載效應(yīng)不同的多個填充圖形。

更進(jìn)一步的改進(jìn)是，所述柵層上的需要調(diào)節(jié)圖形密度和后續(xù)柵極側(cè)墻生長的負(fù)載效應(yīng)的區(qū)域為不被柵區(qū)和擴(kuò)散區(qū)所占據(jù)的區(qū)域。其中所述擴(kuò)散區(qū)即為有源區(qū)(AA，active?area)。確定所述不被柵區(qū)和擴(kuò)散區(qū)所占據(jù)的區(qū)域的方法包含：產(chǎn)生由柵區(qū)和擴(kuò)散區(qū)組成的聯(lián)合區(qū)域；將所述聯(lián)合區(qū)域反轉(zhuǎn)形成聯(lián)合反轉(zhuǎn)區(qū)域，以所述聯(lián)合反轉(zhuǎn)區(qū)域作為所述不被柵區(qū)和擴(kuò)散區(qū)占據(jù)的區(qū)域。

更進(jìn)一步的改進(jìn)是，將所述聯(lián)合反轉(zhuǎn)區(qū)域縮小一預(yù)定的量，使所述縮小的聯(lián)合反轉(zhuǎn)區(qū)域的邊界和所述聯(lián)合區(qū)域的邊界間形成一大小為所述預(yù)定的量的間隔，所述預(yù)定的量的范圍為0.1微米～50微米之間的值，以所述縮小的聯(lián)合反轉(zhuǎn)區(qū)域作為柵層上的需要調(diào)節(jié)圖形密度和后續(xù)柵極側(cè)墻生長的負(fù)載效應(yīng)的區(qū)域。

本發(fā)明通過從一組預(yù)先設(shè)計的填充圖形中選擇一個填充圖形插入到柵層需要調(diào)節(jié)圖形密度和后續(xù)柵極側(cè)墻薄膜生長的負(fù)載效應(yīng)的區(qū)域進(jìn)行柵極布局，能優(yōu)化芯片內(nèi)化學(xué)機(jī)械研磨的均一性和刻蝕的宏負(fù)載，還能同時調(diào)整柵極如多晶硅柵的局部表面積在后續(xù)柵極側(cè)墻薄膜生長時的引起不同的負(fù)載的情況，從而能改善在柵極側(cè)墻薄膜生長時形成的各柵極局部表面積負(fù)載不平衡的情況。

附圖說明

下面結(jié)合附圖和具體實施方式對本發(fā)明作進(jìn)一步詳細(xì)的說明：

圖1是本發(fā)明方法的流程圖；

圖2是芯片的柵極側(cè)墻層的薄膜生長位置示意圖。

具體實施方式

如圖1所述為本發(fā)明方法的流程圖，本發(fā)明改善芯片柵極側(cè)墻生長的負(fù)載效應(yīng)的方法包括步驟：

步驟一、設(shè)計一組填充圖形；所述一組填充圖形包括了具有不同圖形密度和不同的負(fù)載效應(yīng)的多個填充圖形；也包括了圖形密度相同但是負(fù)載效應(yīng)不同的多個填充圖形。