[發明專利]適用于微處理器的裝置及方法

有效

• 申請號: 201010185586.5
• 申請日: 2010-05-19
• 公開（公告）號: CN101887358A
• 公開（公告）日: 2010-11-17
• 發明（設計）人: 湯瑪斯·C·麥當勞
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/38
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 錢大勇

1.一種適用于微處理器的裝置，用以自微處理器的一指令字節串流中提取指令，該微處理器的指令集架構具可變長度指令，該裝置包含：

一解碼邏輯單元，用以：

解碼該指令字節串流的每一指令字節以產生相應的一操作碼字節指示符及一結束字節指示符；

針對每一指令字節接收相應的一分支發生指示符，其中，當一分支預測器預測該指令字節為一分支指令的操作碼字節時，則該分支發生指示符為邏輯真值；

針對每一指令字節產生相應的一不良預測指示符，其中，當相應的該分支發生指示符為邏輯真值且相應的該操作碼字節指示符為邏輯假值，則相應的該不良預測指示符為邏輯真值；及

對于一指令的每一其余字節，將相應的該不良預測指示符設為邏輯真值，該指令的操作碼字節具有邏輯為真的該不良預測指示符；及

一控制邏輯單元，用以從該指令字節串流中提取指令，并傳送該提取的指令以供該微處理器作后續的處理，其中該控制邏輯單元放棄傳送具有邏輯為真的該結束字節指示符和邏輯為真的該不良預測指示符的指令。

2.根據權利要求1所述的裝置，當相應的指令字節為指令的操作碼字節時，則該操作碼字節指示符為邏輯真值，其中上述指令的操作碼字節為該指令的第一非前置字節；其中，當相應的指令字節為指令的最后字節時，則該結束字節指示符為邏輯真值。

3.根據權利要求1所述的裝置，其中上述的控制邏輯單元放棄傳送在該指令字節串流中具有邏輯為真的該結束字節指示符和邏輯為真的該不良預測指示符的指令之后的指令；以及上述的控制邏輯單元放棄傳送提取自不良預測指令的目標地址的指令。

4.根據權利要求1所述的裝置，其中上述的控制邏輯單元通過清除相應該提取的指令的一有效位，用以放棄傳送該提取的指令。

5.根據權利要求1所述的裝置，還包含：

一隊列，耦接至該解碼邏輯單元及該控制邏輯單元，該隊列包含多個項目，用以接收及儲存該指令字節串流的每一指令字節及其相應的該不良預測指示符及該結束字節指示符；

其中，該控制邏輯單元根據該操作碼字節指示符及該結束字節指示符自該隊列提取指令；

其中，該控制邏輯單元于檢測到具有邏輯為真的結束字節指示符和邏輯為真的該不良預測指示符的指令時，清除該隊列。

6.根據權利要求5所述的裝置，其中上述的控制邏輯單元還用以檢測一不良預測分支指令跨越該隊列的多個項目，使得其操作碼字節位于該隊列的一第一項目而其結束字節則位于該隊列的一第二項目，據此，該控制邏輯單元將該隊列的該第二項目的每一指令字節所相應的該不良預測指示符設為邏輯真值。

7.根據權利要求5所述的裝置，其中上述隊列的每一項目還儲存相應于該指令的操作碼字節的累積前置消息。

8.根據權利要求1所述的裝置，還包含：

一隊列，耦接至該解碼邏輯單元，用以自一指令高速緩存接收該指令字節串流，并自該分支預測器接收相應的該分支發生指示符，并將該指令字節和該分支發生指示符提供給該解碼邏輯單元。

9.一種適用于微處理器的方法，用以自微處理器的一指令字節串流中提取指令，該微處理器的指令集架構具可變長度指令，該方法包含：

解碼該指令字節串流的每一指令字節以產生相應的一操作碼字節指示符及一結束字節指示符；

針對每一指令字節接收一相應的一分支發生指示符，其中，當一分支預測器預測該指令字節為一分支指令的操作碼字節時，則該分支發生指示符為邏輯真值；

針對每一指令字節產生相應的一不良預測指示符，其中，當相應的該分支發生指示符為邏輯真值且相應的該操作碼指示符為邏輯假值，則相應的該不良預測指示符為邏輯真值；

對于一指令的每一其余字節，將相應的該不良預測指示符設為邏輯真值，該指令的操作碼字節具有邏輯為真的該不良預測指示符；

從該指令字節串流中提取指令，并傳送該提取的指令以供該微處理器作后續的處理；及

放棄傳送具有邏輯為真的該結束字節指示符和邏輯為真的該不良預測指示符的指令。

10.根據權利要求9所述的方法，當相應的指令字節為指令的操作碼字節時，則該操作碼字節指示符為邏輯真值，其中上述指令的操作碼字節為該指令的第一非前置字節；其中，當相應的指令字節為指令的最后字節時，則該結束字節指示符為邏輯真值。