[發明專利]內置式線路測試方法

無效

• 申請號: 201010180835.1
• 申請日: 2010-03-17
• 公開（公告）號: CN101943735A
• 公開（公告）日: 2011-01-12
• 發明（設計）人: S·布亞
• 申請（專利權）人: 塔萊斯公司
• 主分類號: G01R31/02
• 分類號: G01R31/02
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 張揚;王英

本發明的技術領域涉及內置式線路測試(BIT)方法，也稱為線路自測試，包括連接到至少一個外圍元件的可編程邏輯電路的輸入/輸出引腳。術語“自測試方法”應該理解成是指該線路可以實現能夠檢測該線路的故障并且可能確定此線路故障的原因的測試方法。

可以在包括被測線路的設備的生產階段或者甚至在被測線路的操作階段(在操作中或是在操作起始)實施這些測試。

用于把邏輯信號施加在第一電路的第一輸出引腳和把該邏輯電平記錄在連接到該第一輸出引腳的第二電路輸入引腳的線路測試方法是已知的。把在第二部件的該輸入引腳所測量的該邏輯電平與預期電平相比較。如果這些電平不同，則認為該線路是有故障的。然而，這種方法類型是昂貴的，因為它需要重型的測試設備。實際上，把能夠產生輸出邏輯信號的元件、能夠測量該輸入邏輯電平的元件以及用于將第一和第二電路的輸入和輸出引腳同步的元件集成在被測線路中是必要的，以使得將來自輸入引腳的響應歸入到施加在輸出引腳的邏輯信號中。術語“假警報”用來表示當該線路沒有故障時卻檢測到被測線路故障。之前描述的方法存在高的假報警率。實際上由于測試設備的元件之一的故障從而導致檢測出線路故障是確實可能的。

本發明的目的是提出廉價的內置式線路測試方法，并且呈現出有限的假報警率。本發明的另一目的是提出一種線路測試方法，該方法能夠以良好的性能級別確定所測得故障的原因。而本發明的再一個目的是提供能夠實現所發明的方法的線路。

本發明的主題是測試包括可編程邏輯電路的輸入/輸出引腳的線路的方法，所述線路包括至少一個從該輸入/輸出引腳延伸到外圍元件的獨立線，所述輸入/輸出引腳能夠處在邏輯高電平或者處在與該邏輯高電平相反的邏輯低電平，所述方法包括以下步驟：

在初始驅動時刻和最終驅動時刻之間，一個步驟用于驅動該輸入/輸出引腳，其中驅動電壓施加在該輸入/輸出引腳的接線端，所述方法也包括以下步驟：

-從最終驅動時刻開始，一個步驟用于測量該輸入/輸出引腳的電平，在該步驟期間不再驅動該引腳并且在該步驟期間在至少一個測量時刻為輸入/輸出引腳記錄下所測得的邏輯電平，

-處在(各自的)測量時刻，將所測得的邏輯電平與理論邏輯電平相比較，在該理論邏輯電平時輸入/輸出引腳應當處于(各自的)測量時刻而沒有任何線路故障，

-當在測量時刻所測得的至少一個邏輯電平與所述測量時刻的理論邏輯電平不同時，線路故障被檢測出。

該發明方法也能呈現出同時或分別獲得的以下特性中的一種或多種：

-其定義為，當未驅動該輸入/輸出引腳時：

-當在其接線端的電壓大于最小高電平輸入電壓時其處在邏輯高電平，并且當在其接線端的電壓小于最大低電平輸入電壓時其處在邏輯低電平，

-當其處在穩定工作狀態時，也就是說當固定電壓施加在其接線端時，其處于數值大小取決于該固定電壓值的第一邏輯電平，并且在該測試方法的驅動階段期間所施加的該驅動電壓的數值被選擇，以使得該引腳被置于與第一邏輯電平相對的第二邏輯電平，在該測量階段，該線路形成RC電路以使得該輸入/輸出引腳的接線端的理論電壓以理論無驅動時間常數而從該驅動電壓轉變為該固定電壓，在該引腳的理論電壓沒有處在最大低電平輸入電壓和最小高電平輸入電壓之間的至少一個測量時刻，該輸入/輸出引腳的測得邏輯電平被記錄，

-該RC電路的理論無驅動時間常數等于該RC電路的理論電阻和理論電容的乘積，

-該RC電路的理論電阻和理論電容在沒有驅動和線路故障時分別等于該線路的電阻和電容或者分別等于這些數值的近似值，

-在該理論邏輯電平為第二邏輯電平的至少一個測量時刻和在該理論邏輯電平等于第一理論邏輯電平的至少一個測量時刻，該測得邏輯電平被記錄，

-在該理論邏輯電平為第二邏輯電平的至少兩個測量時刻和在該理論邏輯電平等于第一理論邏輯電平的至少兩個測量時刻，該測得邏輯電平被記錄，

-當檢測出故障時，也包括用于根據在各自測量時刻的測得邏輯電平和理論邏輯電平而確定故障原因的一個步驟，

-該引腳的邏輯電平在該理論邏輯電平為第二邏輯電平的第一時刻以及接著的第二時刻，然后在該理論邏輯電平為第一理論邏輯電平的第三時刻和第四時刻被記錄，并且，相對于該理論邏輯電平，如果測得的邏輯電平延遲或者相應地提前從該第二邏輯電平轉變為第一邏輯電平，那么故障的原因歸因于該線路的第二實際時間常數大于或者相應地小于該線路的理論時間常數的事實，