[發明專利]內置式線路測試方法

無效

• 申請號: 201010180835.1
• 申請日: 2010-03-17
• 公開（公告）號: CN101943735A
• 公開（公告）日: 2011-01-12
• 發明（設計）人: S·布亞
• 申請（專利權）人: 塔萊斯公司
• 主分類號: G01R31/02
• 分類號: G01R31/02
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 張揚;王英

1.用于測試包括可編程邏輯電路(2)的輸入/輸出引腳(3)的線路(5)的方法，所述線路(5)包括：從該輸入/輸出引腳(3)延伸到外圍元件(4)的至少一條獨立線(1)，所述輸入/輸出引腳(3)能夠處在邏輯高電平或者處在與該邏輯高電平相反的邏輯低電平，所述方法包括以下步驟：

-在初始驅動時刻(tpi)和最終驅動時刻(tpf)之間，用于驅動該輸入/輸出引腳(3)的步驟，在該步驟中在該輸入/輸出引腳(3)的接線端施加驅動電壓(UP)，

其特征在于該方法還包括以下步驟：

-從最終驅動時刻(tpf)起用于測量該輸入/輸出引腳(3)的電平的步驟，在該步驟期間不再驅動該引腳并且在該步驟期間在至少一個測量時刻(tMi)針對該輸入/輸出引腳(3)記錄下測得的邏輯電平(LMi)，

-在該(相應)測量時刻將測得的邏輯電平(LMi)與理論邏輯電平相比較，在該理論邏輯電平時該輸入/輸出引腳(3)應當處于該(相應)測量時刻(tMi)而沒有任何線路故障，

-當在測量時刻測得的至少一個邏輯電平與所述測量時刻的理論邏輯電平不同時，線路故障被檢測出。

2.根據前述權利要求所述的用于測試線路(5)的方法，其特征在于：該方法定義為，當該輸入/輸出引腳(3)未被驅動時：

-當其接線端電壓大于最小高電平輸入電壓(VIH)時，其處在邏輯高電平，當其接線端電壓小于最大低電平輸入電壓(VIL)時，其處在邏輯低電平，

-當其在穩態工作時，即，當其接線端施加恒定電壓(Uperm)時，其處在第一邏輯電平(L1)，該第一邏輯電平的值取決于該恒定電壓(Uperm)的值，

并且在于：選擇在該測試方法的驅動階段期間所施加的驅動電壓(UP)的值，以便將該引腳置于與該第一邏輯電平(L1)相反的第二邏輯電平(L2)，

-在測量階段，該線路(5)形成RC電路以使該輸入/輸出引腳(3)的接線端的理論電壓(UBT(t-tpf))以理論無驅動時間常數(τnp)從該驅動電壓(UP)變化到該恒定電壓(Uperm)，

-在該引腳的理論電壓(UBT(tMi-tpf))沒有處在最大低電平輸入電壓

(VIL)和最小高電平輸入電壓(VIH)之間時的至少一個測量時刻(tMi)，記錄該輸入/輸出引腳(3)的測得的邏輯電平(LMi)。

3.根據前述權利要求所述的用于測試線路(5)的方法，其特征在于：該RC電路的理論無驅動時間常數(τnp)等于該RC電路的理論電阻(R)與理論電容(C)的乘積。

4.根據前述權利要求所述的用于測試線路(5)的方法，其特征在于：該RC電路的理論電阻(R)與理論電容(C)在無驅動和無線路故障的情況下分別等于該線路的電阻和電容，或者分別等于這些值的近似值。

5.根據權利要求2到4中任一項所述的用于測試線路(5)的方法，其特征在于：在該理論邏輯電平為該第二邏輯電平(L2)的至少一個測量時刻以及在該理論邏輯電平等于該第一理論邏輯電平(L1)的至少一個測量時刻，記錄所測得的邏輯電平(LMi)。

6.根據前述權利要求所述的用于測試線路(5)的方法，其特征在于：在該理論邏輯電平為該第二邏輯電平(L2)的至少兩個測量時刻以及在該理論邏輯電平等于該第一理論邏輯電平(L1)的至少兩個測量時刻，記錄所測得的邏輯電平(LMi)。

7.根據權利要求5或6中任一項所述的用于測試線路的方法，其特征在于：當檢測到該故障時，該方法還包括用于根據在相應測量時刻所測得的邏輯電平和該理論電平來確定該故障的原因的步驟。

8.根據權利要求7所述的用于測試線路的方法，其特征在于：在該理論邏輯電平為該第二邏輯電平(L2)的第一時刻(tM1)和之后的第二時刻(tM2)，然后在該理論邏輯電平為該第一理論邏輯電平(L1)的第三時刻(tM3)和第四時刻(tM4)，記錄該引腳的邏輯電平，并且，如果所測得的邏輯電平相對于該理論邏輯電平分別延遲或提前從該第二邏輯電平變化到該第一邏輯電平，則將該故障的原因歸結為該線路的第二實際時間常數分別大于或小于該線路的理論時間常數的事實。