[發明專利]半導體晶圓及制造半導體裝置的方法有效
| 申請號: | 201010178231.3 | 申請日: | 2010-05-11 |
| 公開(公告)號: | CN101908522A | 公開(公告)日: | 2010-12-08 |
| 發明(設計)人: | 陳憲偉 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L23/522 | 分類號: | H01L23/522;H01L23/485;H01L23/544;H01L21/768;H01L21/60;H01L21/02 |
| 代理公司: | 北京中原華和知識產權代理有限責任公司 11019 | 代理人: | 壽寧;張華輝 |
| 地址: | 中國臺灣新竹市*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 制造 裝置 方法 | ||
本申請是與發明名稱為“半導體基材的切割(Dicing)結構及其制造方法”的美國臨時申請案61/177,034有關,并請求其優先權,其中美國臨時申請案61/177,034是于公元2009年5月11日所提出,且在此將其整體內容一并列入作為參考。
技術領域
本發明涉及一種半導體基材,特別是涉及一種應用于半導體晶圓的半導體基材的切割結構及制造半導體裝置的方法。
背景技術
半導體裝置使用于許多電子及其他的應用中。半導體裝置包含集成電路,其中集成電路是以沉積許多型態的材料薄膜于半導體晶圓上,并將上述的材料薄膜圖案化而形成。
金屬化(Metallization)層通常為半導體裝置的最頂層。當部分集成電路具有單一的金屬化頂層時,其他集成電路包含多層內連線(Multi-LevelInterconnects),其中二層或多層金屬化層是形成在半導體晶圓或工作件(Workpiece)之上。每個導電線路層(Conductive?Line?Layer)典型地包含多個以絕緣材料(Insulating?Material)來彼此分隔的導電線路,也可稱之為內層介電層(ILD)。先進半導體工藝利用具有低介電常數(k)及/或超低介電常數(Ultra-Low?Dielectric?Constants;ULK)的內層介電層來最小化內連接寄生(Parasitic)電容。
在半導體技術的挑戰中,其中之一是需要發展具有良好產品產能及可靠度的技術。然而,具備低介電常數的材料具有不良的機械特性。因此,低介電常數及超低介電常數的材料的使用,在維持產能及元件可靠度方面引進了額外的挑戰。
因此,在此技術領域中所需要的是,包含有低介電常數及超低介電常數的材料的半導體元件,但并不具有產品產能及元件可靠度的問題。
由此可見,上述現有的半導體晶圓及制造半導體裝置的方法在產品結構、制造方法與使用上,顯然仍存在有不便與缺陷,而亟待加以進一步改進。為了解決上述存在的問題,相關廠商莫不費盡心思來謀求解決之道,但長久以來一直未見適用的設計被發展完成,而一般產品及方法又沒有適切的結構及方法能夠解決上述問題,此顯然是相關業者急欲解決的問題。因此如何能創設一種新的半導體晶圓及制造半導體裝置的方法,實屬當前重要研發課題之一,亦成為當前業界極需改進的目標。
發明內容
本發明的目的在于,克服現有的半導體晶圓及其制造方法存在的缺陷,而提供一種新的應用于半導體晶圓的切割結構及制造半導體裝置的方法,所要解決的技術問題是使其可避免在晶圓切割過程中破裂的擴散。此外,使切割結構可產生極小的光干涉雜訊,在切割過程中可以最小化對準的錯誤,非常適于實用。
本發明的目的及解決其技術問題是采用以下技術方案來實現的。依據本發明提出的一種半導體晶圓,包含設置在基材中的第一晶片、設置在基材中且與第一晶片鄰接的第二晶片、及設置第一與第二晶片間的切割道。設置第一與第二金屬層于切割道之上,其中第二金屬層設置在第一金屬層之上。第一對準標示設置在切割道的第一部分上的第一金屬層中,且第一金屬特征設置在切割道的第一部分上的第二金屬層中。
本發明的目的及解決其技術問題還可采用以下技術措施進一步實現。
前述的半導體晶圓,其中所述的第一金屬特征的總表面積除以該切割道的該第一部分的總表面積是20%至50%。
前述的半導體晶圓,一第三金屬層直接設置在該第一金屬層之下,且該第三金屬層并未包含金屬特征于該切割道的該第一部分之上。
前述的半導體晶圓,更包含:一第四金屬層,設置在該第二金屬層之上,其中該第四金屬層覆蓋在該切割道之上,且該第四金屬層包含多個第二金屬特征于該切割道的該第一部分之上。
前述的半導體晶圓,其中所述的第一金屬特征是相對于該第二金屬特征做橫向交錯。
前述的半導體晶圓,更包含:一第四金屬層,直接設置在該第三金屬層之下,其中該第四金屬層覆蓋在該切割道之上,且該第四金屬層包含多個第二金屬特征于該切割道的該第一部分之上。
前述的半導體晶圓,更包含:一第三金屬層及一第四金屬層,覆蓋在該切割道之上,其中該第三金屬層及該第四金屬層是設置在該第一金屬層及該第二金屬層之上,該第四金屬層是直接設置在該第三金屬層之上;以及一第二對準標示,設置在該切割道的一第二部分之上的該第四金屬層之中,其中該第三金屬層并未包含位于該切割道的該第二部分之上金屬特征,其中該第一對準標示較該第二對準標示更接近該切割道的一邊緣。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010178231.3/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:軟交換平臺下號碼段的拒絕服務攻擊檢測方法
- 下一篇:半導體器件以及其制備方法





