[發明專利]一種提高電感器襯底電阻的方法

無效

• 申請號: 201010172771.0
• 申請日: 2010-05-12
• 公開（公告）號: CN101834156A
• 公開（公告）日: 2010-09-15
• 發明（設計）人: 黎坡;彭樹根
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L21/70
• 分類號: H01L21/70;H01L21/324
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及集成電路技術領域，尤其涉及一種提高電感器襯底電阻的方法。

背景技術

隨著無線移動通信技術的迅猛發展，射頻集成電路(RFIC，Radio?FrequencyIntegrated?Circuit)變得越來越重要，射頻集成電路是一種工作在300MHz～300GHz頻率范圍內的集成電路。并且由于硅基集成電路制造成本相對較低，使得硅基射頻集成電路對GaAs基集成電路具有相當大的競爭力。

在射頻集成電路中，電感器起著非常重要的作用，成為一種關鍵的電子元器件而廣泛地應用在各種射頻集成電路中，例如電壓控振蕩器(VCO，VoltageControl?Oscillator)、低噪聲放大器(LNA，Low-noise?Amplifier)以及混頻器(mixer)等都需要使用電感器。

評價電感器性能好壞的一個重要指標是品質因子Q，品質因子Q的定義是：儲存于電感器中的能量和每一震蕩周期損耗能量的比。品質因子Q越高，電感器的效率就越高。影響品質因子Q的因素有：金屬線圈的歐姆損耗、電感器的寄生電容以及襯底的損耗。在低頻段，電感器的性能主要由形成電感器的金屬線的特性來決定(主要是金屬的損耗)；在高頻段，襯底損耗將成為決定電感器性能的主要因素。襯底對電感器性能的影響主要源自襯底單位面積電容C_sub和單位面積電導G_sub，而襯底材料的摻雜特性則是影響C_sub和G_sub大小的主要因素。在相同的頻率下，電磁波對于襯底的穿透深度會隨著襯底電導率的增加而變大。在電導率較大的情況下，這種變化比較明顯，從而會造成襯底的高頻損耗增大。這就是在較高頻段，電導率較大情況下，Q值較小的主要原因。

為了提高電感器的性能，目前一般采用高阻值的襯底來制作電感器。然而通常來說，該種襯底的電阻還不足以制作高性能的電感器。

因此，如何進一步增大高阻值襯底的電阻率，從而提高電感器的性能，已成為業界亟需解決的技術問題。

發明內容

本發明的目的在于提供一種提高電感器襯底電阻的方法，以解決現有的電感器襯底電阻不夠大，從而造成電感器襯底的高頻損耗大，Q值小的問題。

為解決上述問題，本發明提出一種提高電感器襯底電阻的方法，所述方法除了包括步驟：(1)提供一高阻值半導體襯底；(2)在所述高阻值半導體襯底上沉積一層絕緣層；(3)在所述絕緣層上制作電感器主體；(4)在所述電感主體上沉積鈍化層，并對所述鈍化層進行刻蝕，形成電感通孔；并且在步驟(4)后還包括步驟(5)對所述電感器進行熱處理。

可選的，所述高阻值半導體襯底的電阻率大于1000ohm.cm。

可選的，所述絕緣層為二氧化硅。

可選的，所述熱處理的溫度范圍為300℃～600℃。

可選的，所述熱處理的時間為1分鐘～3小時。

本發明所提供的提高電感器襯底電阻的方法通過在現有的制作電感器步驟的基礎上，增加了熱處理，進一步提高了襯底的電阻，從而提高了電感器的性能。

附圖說明

圖1為本發明提供的提高電感器襯底電阻的方法的流程圖；

圖2為電感器的剖面結構示意圖；

圖3為電感器高阻值P型半導體襯底的電阻率隨熱處理時間的變化關系圖。

具體實施方式

以下結合附圖和具體實施例對本發明提出的提高電感器襯底電阻的方法作進一步詳細說明。根據下面說明和權利要求書，本發明的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比率，僅用以方便、明晰地輔助說明本發明實施例的目的。

本發明的核心思想在于，提供一種提高電感器襯底電阻的方法，所述方法通過在現有的制作電感器步驟的基礎上，增加了熱處理，進一步提高了襯底的電阻，從而提高了電感器的性能。

請參考圖1和圖2，其中，圖1為本發明提供的提高電感器襯底電阻的方法的流程圖，圖2為電感器的剖面結構示意圖，如圖1至圖2所示，所述提高電感器襯底電阻的方法包括如下步驟：

提供一高阻值半導體襯底100；

在所述高阻值半導體襯底100上沉積一層絕緣層200；

在所述絕緣層200上制作電感器主體300；

在所述電感器主體300上沉積鈍化層400，并對所述鈍化層400進行刻蝕，形成電感通孔，其中，所述鈍化層400為二氧化硅；

對所述電感器進行熱處理，即將所述電感器置于退火爐中，在氮氣氣氛中進行加熱。

其中，所述電感器主體300包括上線圈302及下線圈301。