[發明專利]用于制造半導體裝置的方法

有效

• 申請號: 201010169713.2
• 申請日: 2010-04-30
• 公開（公告）號: CN102054704A
• 公開（公告）日: 2011-05-11
• 發明（設計）人: 金煜;李相晤
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 魏金霞;田軍鋒

相關文件的交叉引用

本申請要求2009年10月30日提交的韓國專利申請No.10-2009-0104675的優先權，將該申請的全部內容以參引的方式并入本文中。

技術領域

本發明的示例性實施方式涉及一種用于制造半導體裝置的方法，且更具體地，涉及一種用于制造帶有連接至單側觸點的埋置位線的半導體裝置的方法。

背景技術

傳統的平面金屬氧化物半導體場效應晶體管(MOSFET)在進一步提高關于漏電流、導通電流、短溝道效應等的性能方面已達到物理極限。因此，這種傳統的平面MOSFET的小型化正同樣達到極限。因此，正發展使用垂直溝道而不是平面溝道的半導體裝置作為替代物。

在制造使用垂直溝道的半導體裝置時，形成環繞型門電極(亦稱為垂直門極)以環繞在半導體基片上垂直延伸的有源柱。在有源柱的上方形成源極區域且在有源柱的下方形成漏極區域。這樣，可制造帶有垂直溝道的半導體裝置。

圖1為帶有垂直溝道的常規半導體裝置的橫截面圖。

參看圖1，均包括有源柱12及硬掩模層13的多個柱狀結構形成在基片11上。有源柱12在基片11上垂直延伸。形成門極介電層14及垂直門極15以環繞有源柱12的外壁，且通過將異離子植入基片11中來形成埋置位線(BBL)16。溝槽17中埋置有層間介電層18以使相鄰的位線16彼此隔離開。

為了形成埋置在垂直門極15下方的埋置位線16，可執行離子植入工藝以植入摻雜劑。然而，隨著半導體裝置進一步小型化，摻雜劑的植入在降低位線16的電阻方面達到極限，并由此導致半導體裝置的特性方面的退化。

發明內容

本發明的實施方式涉及一種用于制造半導體裝置的方法，該犯法因為埋置位線的降低的電阻而對高速操作是有利的。

根據本發明的實施方式，一種用于制造半導體裝置的方法包括：使用硬掩模層作為阻障層蝕刻半導體基片以形成限定出多個有源區域的溝槽；形成間隙填充層以對溝槽內側的一部分進行間隙填充，從而使硬掩模層成為突起；形成覆蓋該突起的兩側的間隔壁；使用摻雜的蝕刻阻障層作為蝕刻阻障層來移除間隔壁中的一個；及使用剩余的間隔壁作為蝕刻阻障層來蝕刻該間隙填充層，以形成暴露出該有源區域的一側的側溝槽。

摻雜的蝕刻阻障層可包括摻雜的多晶硅層。

可形成摻雜的蝕刻阻障層以在整個無摻雜的多晶硅層沉積工藝、傾斜的離子植入工藝及濕式蝕刻工藝期間覆蓋間隔壁中的一個。

傾斜的離子植入工藝可使用硼(B)作為摻雜劑。

形成間隔壁可包括：在形成間隙填充層后，在帶有突起的所得到的結構上方形成絕緣層，及通過間隔壁蝕刻工藝蝕刻該絕緣層以在突起的兩側上形成間隔壁。

該絕緣層可包括氧化物層。

可在處于約室溫到約400℃的范圍內的溫度下沉積該氧化物層。

可使用化學氣相沉積(CVD)工藝或原子層沉積(ALD)工藝來沉積該氧化物層。

可使用碳酰氟氣體及氧氣作為主要氣體來執行該間隔壁蝕刻工藝。

可使用N₂、COS、SO₂、CO及Ar中的一種作為附加氣體來執行該間隔壁蝕刻工藝。

該方法可進一步包括在該間隔壁蝕刻工藝后，執行用于移除殘留物的濕法清洗工藝。

可使用NH₄OH、H₂SO₄及H₂O₂中的一種來執行該濕法清洗工藝。

該方法可進一步包括在形成間隔壁前，在形成間隙填充層后，在帶有突起的所得到的結構上方形成內襯氮化物層。

該方法可進一步包括在形成側溝槽后，在有源區域由側溝槽暴露出的一側上形成觸點區域開口；形成埋置在觸點區域中的側觸點，及形成連接至側觸點且填充側溝槽的一部分的埋置位線。

附圖說明

圖1為帶有垂直溝道的常規半導體裝置的橫截面圖；及

圖2A至2Q為說明用于形成根據本發明的實施方式的半導體裝置的埋置位線的方法的橫截面立體圖。

具體實施方式

下面將參看附圖更為詳細地描述本發明的示例性實施方式。然而，本發明可以不同的形式來具體表現且不應被理解為被限定于于此所述的實施方式。當然，提供這種實施方式以使本公開將詳盡而完整，且將對于本領域技術人員而言完全傳達本發明的范圍。遍及本公開，在本發明的多個附圖及實施方式中，相同的附圖標記指代相同的部件。