[發明專利]半導體集成電路器件

有效

• 申請號: 201010166777.7
• 申請日: 2005-06-24
• 公開（公告）號: CN101866686A
• 公開（公告）日: 2010-10-20
• 發明（設計）人: 前田德章;篠崎義弘;山岡雅直;島崎靖久;礒田正典;新居浩二
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 付建軍

1.一種半導體集成電路器件，包括：

多個存儲單元，每一存儲單元包括：第一CMOS反相器，其具有第一P溝道MOS晶體管和第三N溝道MOS晶體管；第二CMOS反相器，其具有第二P溝道MOS晶體管和第四N溝道MOS晶體管；第一N溝道MOS晶體管，其連接到所述第一CMOS反相器的輸出節點；以及第二N溝道MOS晶體管，其連接到所述第二CMOS反相器的輸出節點；其中所述存儲單元沿第一方向和與所述第一方向垂直的第二方向以矩陣布置；

多個字線，每一字線連接到與所述第一方向的存儲單元對應的第一和第二N溝道MOS晶體管；

多個第一位線，每一第一位線連接到與第二方向的存儲單元對應的第一N溝道MOS晶體管；

多個第二位線，每一第二位線連接到與第二方向的存儲單元對應的第二N溝道MOS晶體管；

多個電源線，用于提供電源電壓；

多個電源晶體管，其耦合到所述電源線，并且每一電源晶體管與第二方向的存儲單元對應地布置；

多個存儲單元電源線，其耦合到相應的電源晶體管，并且每個存儲單元電源線沿所述第一和第二位線布置；以及

寫驅動器，用于向所述存儲單元寫數據，

其中每一存儲單元具有第一部分、第二部分和第三部分，并且這些部分沿第一方向以第一部分、第二部分和第三部分的順序布置，

其中所述第一部分包括所述第一N溝道MOS晶體管和所述第三N溝道MOS晶體管，

其中所述第二部分包括所述第一P溝道MOS晶體管和所述第二P溝道MOS晶體管，以及

其中，所述第三部分包括所述第二N溝道MOS晶體管和所述第四N溝道MOS晶體管。

2.根據權利要求1的半導體集成電路器件，

其中所述存儲單元具有沿第二方向的第一列存儲單元和第二列存儲單元，其中所述電源晶體管具有與所述第一列存儲單元對應的第一電源晶體管和與第二列存儲單元對應的第二電源晶體管，

其中所述第一電源晶體管由第一信號線的第一信號控制，以及

其中所述第二電源晶體管由與所述第一信號線不同的第二信號線的第二信號控制。

3.根據權利要求1的半導體集成電路器件，其中耦合到寫操作存儲單元的電源晶體管的on電阻高于耦合到讀操作存儲單元的電源晶體管的on電阻。

4.根據權利要求3的半導體集成電路器件，其中每一電源晶體管都包括第三P溝道MOS晶體管。

5.根據權利要求1的半導體集成電路器件，

其中所述存儲單元由多個金屬層形成，并且

其中所述存儲單元電源線、第一位線和第二位線由所述多個金屬層中的相同的金屬層形成。

6.根據權利要求5的半導體集成電路器件，

其中每一第一位線位于相應的存儲單元的第一部分上，

其中每一存儲單元電源線位于相應的存儲單元的第二部分上，以及

其中每一第二位線位于相應的存儲單元的第三部分上。

7.根據權利要求2的半導體集成電路器件，

其中所述存儲單元由多個金屬層形成，以及

其中所述存儲單元電源線、第一位線和第二位線由所述多個金屬層中的相同的金屬層形成。

8.根據權利要求7的半導體集成電路器件，

其中每一第一位線位于相應的存儲單元的第一部分上，

其中每一存儲單元電源線位于相應的存儲單元的第二部分上，以及

其中每一第二位線位于相應的存儲單元的第三部分上。

9.根據權利要求2的半導體集成電路器件，

其中所述存儲單元由多個金屬層形成，并且

其中所述存儲單元電源線、第一位線和第二位線由所述多個金屬層中的相同的金屬層形成。

10.根據權利要求9的半導體集成電路器件，

其中每一第一位線位于相應的存儲單元的第一部分上，

其中每一存儲單元電源線位于相應的存儲單元的第二部分上，以及

其中每一第二位線位于相應的存儲單元的第三部分上。