[發明專利]一種欠壓鎖存電路

有效

• 申請號: 201010165852.8
• 申請日: 2010-05-06
• 公開（公告）號: CN101826791A
• 公開（公告）日: 2010-09-08
• 發明（設計）人: 曾強
• 申請（專利權）人: 日銀IMP微電子有限公司
• 主分類號: H02M1/32
• 分類號: H02M1/32
• 代理公司: 寧波奧圣專利代理事務所(普通合伙) 33226
• 代理人: 程曉明

1.一種欠壓鎖存電路，其特征在于包括施密特觸發器、用于穩定所述的施密特觸發器的輸入端的電壓的齊納二極管和用于維持所述的齊納二極管穩壓時的工作電流的電流偏置，所述的電流偏置具有第一連接端和第二連接端，所述的電流偏置的第一連接端接電源電壓，所述的電流偏置的第二連接端分別與所述的施密特觸發器的輸入端和所述的齊納二級管的陰極相連接，所述的齊納二極管的陽極接地，所述的施密特觸發器的輸出端輸出電壓信號。

2.根據權利要求1所述的一種欠壓鎖存電路，其特征在于所述的電流偏置主要由電阻和電容組成，所述的電阻和所述的電容并聯連接，所述的電阻的第一端與所述的電容的第一端相連接構成所述的電流偏置的第一連接端，所述的電阻的第二端與所述的電容的第二端相連接構成所述的電流偏置的第二連接端。

3.根據權利要求1或2所述的一種欠壓鎖存電路，其特征在于所述的施密特觸發器主要由第一NMOS管、第二NMOS管、第三NMOS管、第四PMOS管、第五PMOS管和第六PMOS管組成，所述的第四PMOS管的源極、所述的第四PMOS管的襯底、所述的第五PMOS管的襯底、所述的第六PMOS管的襯底和所述的第三NMOS管的漏極均接電源電壓，所述的第四PMOS管的漏極與所述的第五PMOS管的源極相連接，且其公共連接端與所述的第六PMOS管的源極相連接，所述的第四PMOS管的柵極、所述的第五PMOS管的柵極、所述的第二NMOS管的柵極和所述的第一NMOS管的柵極相連接作為所述的施密特觸發器的輸入端，并與所述的電流偏置的第二連接端相連接，所述的第五PMOS管的漏極與所述的第二NMOS管的漏極相連接，所述的第二NMOS管的源極與所述的第一NMOS管的漏極相連接，且其公共連接端與所述的第三NMOS管的源極相連接，所述的第二NMOS管的襯底、所述的第一NMOS管的襯底、所述的第一NMOS管的源極、所述的第三NMOS管的襯底和所述的第六PMOS管的漏極均接地，所述的第六PMOS管的柵極與所述的第三NMOS管的柵極相連接，所述的第五PMOS管的漏極與所述的第二NMOS管的漏極的公共連接端與所述的第六PMOS管的柵極與所述的第三NMOS管的柵極的公共連接端相連接作為所述的施密特觸發器的輸出端。

4.根據權利要求3所述的一種欠壓鎖存電路，其特征在于所述的施密特觸發器的輸出端連接有邏輯電路，所述的邏輯電路的輸入端與所述的施密特觸發器的輸出端相連接，所述的邏輯電路的輸出端輸出欠壓鎖存電壓信號。

5.根據權利要求4所述的一種欠壓鎖存電路，其特征在于所述的邏輯電路主要由反相器組成，所述的施密特觸發器的輸出端與所述的反相器的輸入端相連接，所述的反相器的輸出端輸出欠壓鎖存電壓信號。