[發明專利]由半導體晶片制造集成電路的裝置和方法

有效

• 申請號: 201010158437.X
• 申請日: 2010-03-31
• 公開（公告）號: CN101859695A
• 公開（公告）日: 2010-10-13
• 發明（設計）人: 曾衍迪;宋金寧;蔡柏灃;牟忠一
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/00
• 分類號: H01L21/00;H01L21/66
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 姜燕;邢雪紅

技術領域

本發明涉及一種用于集成電路制造的先進工藝控制(Advanced?ProcessControl，APC)，尤其涉及一種實現多重解析的先進工藝控制技術的系統與方法。

背景技術

先進工藝控制已經成為半導體制造廠(semiconductor?fabricationfacilities，fabs)中不可或缺的技術，其可以在低成本的情況下改善元件合格率與可靠度。先進工藝控制的重要基礎原理包括整合式測量(integratedmetrology)、故障檢測(fault?detection)、分類(classification)以及批次控制(run-to-run?control)。先進工藝控制有助于降低工藝的變動與生產成本。有效的先進工藝控制的關鍵為測量儀器得以在可接受的時段(acceptable?timeframe)內測量到關鍵的參數。此外，必須提供方法給先進工藝控制用以分析與解釋所測量到的數據。實際上，因為工藝經常遭受各種來源造成的干擾(disturbance)與偏移(drift)的損害，所以先進工藝控制非常需要生產線上即時(in-line)的測量。傳統上，先進工藝控制以常數時間序列數據或近常數時間序列數據(near-constant?time?sequence?data)為基礎；然而，一般認為復雜的工藝、機臺與生產流程造成具有不同時間頻率的多重數據來源，而具有不同時間頻率的多重數據來源影響了先進工藝控制的成效。一般而言，先進工藝控制的控制器伴隨著來自晶片與反應室(chamber)的干擾一起操作。這些干擾包括測量偏差(metrology?bias)、校正偏移(calibration?offset)，以及為不同解析(resolutions)的類似干擾。再者，這些干擾中的某些部分是有效的，而其他部分則是無效的。

發明內容

為克服上述現有技術的缺陷，本發明提供一種由半導體晶片制造集成電路的方法，包括：對上述半導體晶片進行第一工藝；取得第一測量數據，用以指出已執行的第一工藝的正確性；使用第一測量數據，用以產生測量校正數據，其中測量校正數據包括有效部分以及無效部分；去除測量校正數據的無效部分，并且以測量校正模型模型化測量校正數據的有效部分；結合測量校正模型與第一工藝的第一工藝模型，用以產生多重解析模型，其中第一工藝模型模型化第一道工藝的輸入輸出關系；以及分析多重解析模型的響應(response)與第二測量數據，用以控制第二工藝的成效。

本發明的另一實施例為一種由半導體晶片制造集成電路的系統，包括：第一裝置、第二裝置、第三裝置、第四裝置、第五裝置以及第六裝置。第一裝置用以對半導體晶片進行第一工藝。第二裝置用以取得第一測量數據，其中第一測量數據指出已執行的第一道工藝的正確性。第三裝置使用第一測量數據，用以產生測量校正數據，其中測量校正數據包括有效部分以及無效部分。第四裝置，用以去除測量校正數據的無效部分，并且將測量校正數據的有效部分模型化成測量校正模型。第五裝置結合測量校正模型與第一工藝的第一工藝模型，用以產生多重解析模型，其中第一工藝模型模型化第一道工藝的輸入輸出關系。第六裝置分析多重解析模型的響應與第二測量數據，用以控制第二工藝的成效。

本發明的另一實施例為一種用以在半導體工藝中實現(implementing)多重解析的先進工藝控制的系統，包括：第一工藝機臺、第一測量機臺、測量校正模塊、測量校正模型建立模塊、多重解析模型建立模塊以及先進工藝控制器模塊。第一工藝機臺用以對半導體晶片上進行第一工藝。第一測量機臺用以取得第一測量數據，其中第一測量數據指出已執行的第一工藝的正確性。測量校正模塊使用第一測量數據，用以產生測量校正數據，其中測量校正數據包括有效部分以及無效部分。測量校正模型建立模塊用以去除測量校正數據的無效部分，并且將測量校正數據的有效部分模型化成測量校正模型。多重解析模型建立模塊結合測量校正模型與第一工藝的第一工藝模型，用以產生多重解析模型，其中第一工藝模型模型化第一工藝的輸入輸出關系。先進工藝控制器模塊分析多重解析模型的響應與第二測量數據，用以控制第二工藝的成效。

在本發明中，干擾被分類成有效的與無效的，用以增加先進工藝控制的控制器模塊的控制有效性。

附圖說明

當搭配圖示閱讀本發明時，本發明所揭示的內容能由以下附圖的詳盡描述而被最佳地理解。要強調的是，根據工廠中標準的實際狀況，多種特征并沒有依照實際比例被顯示。事實上，多種特征的大小尺寸可為了討論的需要而任意放大或縮小。

圖1描述用以從半導體晶片制造集成電路的公知工藝的一部分。