[發明專利]一種源漏區、接觸孔及其形成方法

有效

• 申請號: 201010156570.1
• 申請日: 2010-04-21
• 公開（公告）號: CN102237294A
• 公開（公告）日: 2011-11-09
• 發明（設計）人: 尹海洲;朱慧瓏;駱志炯
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/336
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 張磊

技術領域

本發明涉及半導體技術領域，特別涉及一種源漏區、接觸孔及其形成方法。?

背景技術

隨著半導體器件臨界尺寸的逐漸減小，各種微觀效應開始顯現，優化半導體器件的性能變得越來越困難，其中，頗具挑戰性和實際意義的是如何減小源漏區接觸孔的接觸電阻。?

如圖1所示，所述源漏區40可由半導體材料構成，所述源漏區40位于柵堆疊結構(所述柵堆疊結構包括形成于襯底10上的柵介質層12、形成于所述柵介質層12上的柵極14，以及，環繞所述柵介質層12和所述柵極14的側墻16)兩側且嵌入襯底10中，所述源漏區40的實際高度與目標高度之間的差值小于誤差標準。為減小所述接觸電阻，在層間介質層20中形成接于所述源漏區40上的所述接觸孔30時，需在形成所述接觸孔30后，在所述源漏區40表層形成接觸區18(如為金屬硅化物)，使所述接觸孔30經由所述接觸區18接于所述源漏區40，由此，如何減小所述接觸區18的電阻成為減小所述接觸電阻的關鍵。?

為減小所述接觸區的電阻，理論上，可采用增加所述接觸區的面積的技術方案。但是，隨著半導體器件臨界尺寸的逐漸減小，所述接觸孔的臨界尺寸也逐漸減小，如何在實踐中增加所述接觸區的面積成為本領域技術人員亟待解決的主要問題。?

發明內容

為了解決上述問題，本發明提供了一種源漏區及其形成方法，可以在所述源漏區上形成接觸區以承載具有確定尺寸的接觸孔時，增加所述接觸?孔與所述接觸區的接觸面積，減小接觸電阻；本發明提供了一種接觸孔及其形成方法，可以使所述接觸孔經由所述接觸區接于所述源漏區時，具有增加的接觸面積，而減小接觸電阻。?

本發明提供的一種源漏區，由半導體材料構成，所述源漏區位于柵堆疊結構兩側且嵌入襯底中，所述源漏區包括：?

第一區，至少部分厚度的所述第一區位于所述襯底內；?

第二區，所述第二區形成于所述第一區上，所述第二區的材料與所述第一區的材料不同。?

可選地，所述第二區包括：?

輔助層，所述輔助層用以在所述源漏區上形成嵌入的接觸孔時承載所述接觸孔；?

停止層，所述停止層用以使所述接觸孔終止于所述柵堆疊結構與所述襯底的交界線以上。?

可選地，在形成于硅襯底的PMOS器件中，所述第一區材料為SiGe，停止層為Si，輔助層為SiGe。?

可選地，在形成于硅襯底的NMOS器件中，所述第一區材料為Si_1-xC_x，停止層為Si，輔助層為SiGe。?

可選地，在包含所述源漏區的CMOS器件中，所述第一區對PMOS器件的溝道區提供壓應力，所述第一區對NMOS器件的溝道區提供拉應力。?

可選地，所述PMOS器件中所述第一區的材料與所述NMOS器件中所述第一區的材料不同。?

可選地，所述PMOS器件中所述第二區的材料與所述NMOS器件中所述第二區的材料相同。?

本發明提供的一種接觸孔，所述接觸孔嵌入上述的源漏區中，所述接觸孔的底面與所述源漏區的交界線高于或重合于柵堆疊結構與襯底的交界線。?

可選地，在所述接觸孔暴露的所述源漏區表層形成接觸區后，所述接觸區的底面與所述源漏區的交界線高于或重合于所述柵堆疊結構與所述襯底的交界線。?

本發明提供的一種接觸孔，所述接觸孔嵌入源漏區中，所述接觸孔的底面與所述源漏區的交界線高于或重合于柵堆疊結構與襯底的交界線；所述源漏區由半導體材料構成，所述源漏區位于柵堆疊結構兩側且嵌入襯底中，所述源漏區的上表面與所述柵堆疊結構和所述襯底的交界線之間的高度差大于所述源漏區的實際高度與目標高度之間的差值。?

可選地，在所述接觸孔暴露的所述源漏區表層形成接觸區后，所述接觸區的底面與所述源漏區的交界線高于或重合于所述柵堆疊結構與所述襯底的交界線。?

本發明提供的一種源漏區的形成方法，包括：?

在襯底中位于柵堆疊結構兩側形成溝槽；?

形成第一半導體層，至少部分所述第一半導體層填充所述溝槽；?

在所述第一半導體層上形成第二半導體層，所述第二半導體層的材料與所述第一半導體層的材料不同。?

可選地，形成所述第二半導體層的步驟包括：?

形成輔助層，所述輔助層用以在所述源漏區上形成嵌入的接觸孔時承載所述接觸孔；?

形成停止層，所述停止層用以使所述接觸孔終止于所述柵堆疊結構與所述襯底的交界線以上。?