[發(fā)明專利]信號測試裝置

無效

• 申請?zhí)枺?/td>: 201010156516.7
• 申請日: 2010-04-01
• 公開（公告）號: CN102213743A
• 公開（公告）日: 2011-10-12
• 發(fā)明（設計）人: 黃嵐;林祖成
• 申請（專利權）人: 英業(yè)達股份有限公司
• 主分類號: G01R31/3177
• 分類號: G01R31/3177
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 劉芳

技術領域

本發(fā)明涉及一種信號測試裝置，且特別涉及一種用于電腦系統(tǒng)的信號測試裝置。

背景技術

一般來說，在電腦系統(tǒng)設計中，由于需要對主板上的元件進行調試以及信號測試，各主要芯片基本上都具有聯(lián)合測試工作組(joint?test?action?group，以下簡稱JTAG)信號，用以在系統(tǒng)出現(xiàn)錯誤(bug)時，進行調試或信號測試。比如intel?foxhollow平臺中，中央處理器(central?processing?unit，CPU)、平臺控制器集線器(Platform?Controller?Hub，PCH)、網絡接口控制器(NetworkInterface?Controller，NIC)、實體層(physical?layer，PHY)、快捷外設互聯(lián)標準(peripheral?component?interconnect?express，PCI-E)開關、復雜可編程邏輯裝置(complex?programmable?logic?device，CPLD)等都有JTAG信號，而復雜可編程邏輯裝置的JTAG信號通常用作程序燒錄。

然而，若各個主要芯片的JTAG都外接連接器(connector)的話，那么主板上的連接器數量就增加很多，同時也導致了電路元件使用成本的上升。而目前的做法大多是復雜可編程邏輯裝置的JTAG信號連接到控制器，其他芯片的JTAG信號均預留連接器，若系統(tǒng)真的出現(xiàn)錯誤，在重工(rework)上相關電阻及連接器，而這樣的方式顯然會使得測試效率降低，更不適宜量產后出現(xiàn)錯誤的調試。

發(fā)明內容

本發(fā)明提供一種信號測試裝置，用以有效地減少電路元件的使用成本，并減少重工(rework)造成的測試結果可信度下降的風險。

本發(fā)明提出一種信號測試裝置，包括連接器、復雜可編程邏輯裝置芯片、邏輯單元。連接器具有多個接腳?？删幊踢壿嬔b置芯片連接所述連接器，所述復雜可編程邏輯裝置芯片具有多組測試信號接腳、第一控制接腳與第二控制接腳，所述第一控制接腳接收第一邏輯信號，所述第二控制接腳接收第二邏輯信號，所述復雜可編程邏輯裝置芯片根據所述第一邏輯信號與所述第二邏輯信號的邏輯狀態(tài)，而將所述多組測試信號接腳其中的一組連接所述連接器的多個接腳，以輸出測試信號至所述連接器，以進行測試。邏輯單元連接所述第一控制接腳與所述第二控制接腳，用以產生所述第一邏輯信號與所述第二邏輯信號。

在本發(fā)明的一實施例中，所述邏輯單元包括第一電阻、第一開關、第二電阻與第二開關。第一電阻的第一端連接所述第一控制接腳，第一電阻的第二端連接至電壓源。第一開關的第一端連接所述第一電阻的第一端，第一開關的第二端連接至地端。第二電阻的第一端連接所述第二控制接腳，第二電阻的第二端連接至電壓源。第二開關的第一端連接所述第二電阻的第一端，第二開關的第二端連接至地端。

在本發(fā)明的一實施例中，所述多組測試信號接腳包括所述復雜可編程邏輯裝置芯片的測試信號接腳、中央處理器的測試信號接腳、平臺控制器集線器測試信號接腳及網絡接口控制器測試信號接腳。

在本發(fā)明的一實施例中，所述測試信號為聯(lián)合測試工作組信號。

本發(fā)明的復雜可編程邏輯裝置芯片根據邏輯單元產生的第一邏輯信號與第二邏輯信號的邏輯狀態(tài)，而對應的將不同組的測試信號接腳連接到連接器，以輸出測試信號進行測試。如此一來，信號測試裝置可在不做任何硬件重工(rework)的情況下，將不同組的測試信號接腳的測試信號任意連接到連接器進行測試，以減少測試結果可信度下降的風險。另外，本發(fā)明的信號測試裝置可減少連接器的數量，故可減少電路元件的使用成本。

為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。

附圖說明

圖1為本發(fā)明的一實施例的信號測試裝置的電路示意圖；

圖2為本發(fā)明的一實施例的邏輯單元的電路示意圖。

附圖中主要元件符號說明：

100-信號測試裝置；??????????110-連接器；

120-復雜可編程邏輯裝置芯片；130-邏輯單元；

121-第一控制接腳；??????????122-第二控制接腳；

R1、R2-電阻；???????????????SW1、SW2-開關；

V1-電壓源。

具體實施方式

圖1為本發(fā)明的一實施例的信號測試裝置的電路示意圖。請參照圖1，信號測試裝置100包括連接器110、復雜可編程邏輯裝置(complexprogrammable?logic?device)芯片120與邏輯單元130。