[發明專利]一種雙鑲嵌結構的形成方法

有效

• 申請號: 201010154726.2
• 申請日: 2010-04-14
• 公開（公告）號: CN102222639A
• 公開（公告）日: 2011-10-19
• 發明（設計）人: 韓寶東;張海洋;孫武
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 李麗

技術領域

本發明涉及半導體制造工藝，特別涉及一種雙鑲嵌結構的形成方法。

背景技術

隨著半導體器件的發展，半導體器件已經具有深亞微米結構，半導體集成電路IC中包含巨大數量的半導體元件。在這種大規模集成電路中，不僅包括單層互連結構，而且要在多層之間進行互連，因此，還包括多層互連結構，其中多個互連層互相堆疊，并通過位于多個互連層之間的介質層進行隔離。特別地，利用雙鑲嵌(dual-damascene)工藝形成多層互連結構時，需要預先在介質層中形成用于互連的溝槽和通孔，然后用導電材料如銅填充所述溝槽和通孔。

所述雙鑲嵌工藝，按照工藝實現先后方式的不同可分為兩類：先溝槽工藝(Trench?First)和先通孔(Via?First)工藝。先溝槽工藝包括：首先在已沉積的介質層上刻蝕出溝槽圖形，然后再刻蝕出通孔圖形；先通孔工藝包括：首先在介質層中定義出穿過介質層的通孔，然后利用另一光刻膠層定義并形成溝槽。

在申請號為200610025649.4的中國專利申請中，提供了一種先通孔工藝的雙鑲嵌結構的形成方法，包括：

如圖1所示，提供襯底100、依次在所述襯底100上形成刻蝕阻擋層101、介質層102、及位于所述介質層102上的光刻膠層103。其中，所述襯底100上還具有導電材料導線層(圖中未標示)，所述刻蝕阻擋層101用以避免襯底100中的導電材料導線層暴露于氧氣中或其他腐蝕層性化學工藝中，所述光刻膠層103中具有通孔圖案；

如圖2所示，以光刻膠層103為刻蝕掩膜，將光刻膠層103的通孔圖案轉移到介質層102中，形成穿過介質層102厚度的通孔201，露出其下方的刻蝕阻擋層101的表面；

如圖3所示，在介質層102上和通孔201中形成抗反射層104，即通孔填充(gap?filling)過程。抗反射層104用以降低曝光顯影工藝中反射光的干擾，以提高圖形定義的質量，增強后期的溝槽刻蝕效果；

如圖4所示，在所述抗反射層104上形成具有溝槽圖案的光刻膠層105；

如圖5所示，形成溝槽202。具體工藝同時參考圖4，包括以光刻膠層105為刻蝕掩膜，通過等離子刻蝕工藝，將光刻膠層105的溝槽圖案轉移到介質層102中，形成溝槽202，最后去除抗反射層104和光刻膠層105，以形成具有通孔201和溝槽202的雙鑲嵌圖案，本圖示出的溝槽202用于連通相鄰的通孔201，連通的通孔201之間的區域為通孔間介質層203。

但是，在所述形成溝槽202的等離子刻蝕中，未被光刻膠105遮擋，即待形成溝槽202的介質層102暴露于等離子氛圍中，其表面收集刻蝕離子的密度與表面形狀有關，在凹的部位離子密度接近零，在平緩的部位小，在尖的部位最大。如圖5所示，待形成溝槽202的介質層102邊角，因其形狀較尖，將會收集到更多的刻蝕離子，使該處被過刻蝕，造成位于溝槽下方的通孔間介質層203表面不光滑，如具有突起。

繼續參考圖6，在所述通孔和溝槽內填充導電材料，并對導電材料進行平坦化處理。但是，上述通孔間介質層不光滑的表面會造成導電材料與通孔間介質層203之間出現多個孔洞301。對于導電材料來講，這些孔洞301具有良好的絕緣特性，對應的孔洞301位置將形成電子遷移率失效的散點，進而影響雙鑲嵌結構的電學性能。

發明內容

本發明解決的問題是提供一種雙鑲嵌結構的形成方法，使得通孔間的介質層具有光滑的表面，減少后續填充的導電材料的孔洞，對應地，也減少了因孔洞產生的電子遷移失效的散點，提高雙鑲嵌結構的電學性能。

為解決上述問題，本發明提供一種雙鑲嵌結構的形成方法，包括：

提供襯底，所述襯底上形成有介質層，對所述介質層進行刻蝕，形成露出襯底表面的通孔；

對位于通孔間的介質層進行刻蝕，以形成溝槽，所述溝槽用于連接相鄰的通孔；

對所述通孔間的介質層進行修復刻蝕，使其具有光滑的表面，所述刻蝕氣體中包含有碳氟比例大于等于1∶2的氣體。

可選的，所述碳氟比例大于等于1∶2的氣體為C₄F₈或C₅F₈。

可選的，所述刻蝕氣體為C₄F₈和O₂，其中，所述C₄F₈流量為10SCCM至50SCCM，O₂流量為100SCCM至500SCCM。

可選的，所述刻蝕時間為10秒至60秒。