[發明專利]具有遷移率優化取向的半導體納米線及其形成方法

有效

• 申請號: 201010154450.8
• 申請日: 2010-04-02
• 公開（公告）號: CN101859707A
• 公開（公告）日: 2010-10-13
• 發明（設計）人: L·塞卡里克;T·巴維克茲;D·齊達姆巴勞
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/06
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 李渤

技術領域

本發明涉及半導體器件，尤其涉及具有遷移率優化取向的半導體納米線及其制造方法。

背景技術

半導體納米線是指橫向側面尺寸和垂直尺寸在納米級(10^-9米)或數十納米級的半導體線。橫向側面尺寸和垂直尺寸一般小于20nm。

側面尺寸限制適用于橫向側面尺寸(寬)和垂向側面尺寸(高)。半導體納米線的縱側尺寸(長)不受限制，例如可以從1nm到1mm。當半導體納米線的側面尺寸小于幾十納米時，量子力學效應變得顯著。因此，半導體納米線也被稱為半導體量子線。

半導體納米線的橫向側面尺寸目前是亞光刻的(sublithographic)，即，不能通過從單次曝光圖案化的光致抗蝕劑進行直接圖像轉印而被印刷。到2008年為止，可通過光刻法印刷的最小可印刷尺寸(即臨界尺寸)約小于35nm。小于臨界尺寸的尺寸被稱為亞光刻尺寸。任何時候，臨界尺寸和亞光刻尺寸的范圍都是由半導體行業可用的最佳光刻工具來決定的。通常，臨界尺寸和亞光刻尺寸的范圍在每個相繼的技術節點上減小，并且依據整個半導體行業采納的制造標準來確立。

通過柵介質和柵電極完整包圍半導體納米線的橫截面，半導體納米線使得沿長度方向對電荷載流子的控制增強。因為半導體納米線被完整包圍，所以在半導體納米線器件中比在鰭式場效應晶體管(finFET)中可更好地控制柵電極沿半導體納米線的電荷傳輸。

對于高性能的互補金屬半導體(CMOS)電路而言，需要導通電流高且截止電流低的高性能的p型半導體納米線器件和n型半導體納米線器件。

發明內容

通過對電介質材料層上的半導體層進行光刻圖案化來形成分別包含一個半導體鏈路部分和兩個毗連的墊片部分的原型半導體結構。半導體鏈路部分的側壁被取向為對于第一類型的半導體結構使空穴遷移率最大并且對于第二類型的半導體結構使電子遷移率最大。通過氧化對半導體結構進行細化，這樣對于不同晶向以不同速率減小了半導體鏈路部分的寬度。半導體鏈路部分的寬度被預先確定，使得對半導體鏈路部分的側壁的不同細化量導致細化后得到的半導體納米線具有目標亞光刻尺寸。通過補償對于不同晶面的不同細化速率(thinningrate)，對于不同晶向可以形成具有最優亞光刻寬度的半導體納米線，而不會出現細化不足或過量。

根據本發明的一個方面，提供了一種半導體結構的形成方法，該方法包括：對包括第一半導體鏈路部分的第一半導體結構進行圖案化，其中第一半導體結構具有相隔第一寬度w1的第一對側壁并且具有在氧化環境中有第一氧化速率的第一表面取向；對包括第二半導體鏈路部分的第二半導體結構進行圖案化，其中第二半導體鏈路部分具有相隔第二寬度w2的第二對側壁并且具有在所述氧化環境中有第二氧化速率的第二表面取向；通過細化第一半導體鏈路部分來形成具有第三寬度w3的第一半導體納米線；以及通過細化第二半導體鏈路部分來形成具有第四寬度w4的第二半導體納米線，其中第三寬度w3和第四寬度w4是亞光刻尺寸。

在一個實施例中，第一寬度w1和第三寬度w3之差與第二寬度w2和第四寬度w4之差的比值R等于第一氧化速率與第二氧化速率之比，即通過公式(w1-w3)/(w2-w4)＝R來確定第一寬度w1和第二寬度w2，這里R表示第一和第二氧化速率的有效比。R的值是氧化溫度、半導體鏈路部分的尺寸以及第一和第二表面取向的晶向的函數。R通常取值在0.1至10之間。可以通過本領域技術人員已知的方法，例如有限元素氧化模擬來得到R的準確值。舉例來說，如果第一表面取向為[110]，第二表面取向為[100]，并且兩個半導體鏈路部分具有約70nm的橫截面尺寸，那么對于800℃下的蒸氣氧化，R值為1.06。