[發明專利]具有遷移率優化取向的半導體納米線及其形成方法

有效

• 申請號: 201010154450.8
• 申請日: 2010-04-02
• 公開（公告）號: CN101859707A
• 公開（公告）日: 2010-10-13
• 發明（設計）人: L·塞卡里克;T·巴維克茲;D·齊達姆巴勞
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/06
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 李渤

1.一種形成半導體結構的方法，包括：

對包括第一半導體鏈路部分的第一半導體結構進行圖案化，其中所述第一半導體結構具有相隔第一寬度w1的第一對側壁并且具有在氧化環境中有第一氧化速率的第一表面取向；

對包括第二半導體鏈路部分的第二半導體結構進行圖案化，其中所述第二半導體鏈路部分具有相隔第二寬度w2的第二對側壁并且具有在所述氧化環境中有第二氧化速率的第二表面取向；

通過以所述第一氧化速率細化所述第一半導體鏈路部分來形成具有第三寬度w3的第一半導體納米線；以及

通過以所述第二氧化速率細化所述第二半導體鏈路部分來形成具有第四寬度w4的第二半導體納米線，其中所述第三寬度w3和所述第四寬度w4是亞光刻尺寸。

2.如權利要求1所述的方法，其中，所述第一寬度w1和所述第三寬度w3之差與所述第二寬度w2和所述第四寬度w4之差的比值R等于所述第一氧化速率與所述第二氧化速率之比。

3.如權利要求2所述的方法，其中，所述第一寬度w1和所述第二寬度w2是光刻尺寸。

4.如權利要求1所述的方法，其中，所述第一半導體結構還包括寬度大于所述第一寬度w1的第一源側墊片和第一漏側墊片，并且其中，所述第二半導體結構還包括寬度大于所述第二寬度w2的第二源側墊片和第二漏側墊片。

5.如權利要求4所述的方法，還包括與所述第一和第二半導體鏈路部分同時地細化所述第一源側墊片、所述第一漏側墊片、所述第二源側墊片和所述第二漏側墊片。

6.如權利要求5所述的方法，其中，在細化前，所述第一源側墊片、所述第一漏側墊片、所述第二源側墊片和所述第二漏側墊片具有與所述第一和第二半導體鏈路部分相同的厚度。

7.如權利要求6所述的方法，其中，在細化后，所述第一源側墊片、所述第一漏側墊片、所述第二源側墊片和所述第二漏側墊片具有與所述第一和第二半導體納米線相同的厚度。

8.如權利要求4所述的方法，還包括：利用所述第一和第二半導體結構作為蝕刻掩模，從所述第一和第二半導體結構下方蝕刻電介質材料層，其中在所述第一和第二半導體鏈路部分的下方根切所述電介質材料層。

9.如權利要求8所述的方法，其中，所述第一和第二半導體鏈路部分懸在所述電介質材料層的剩余部分的上方，并且其中，所述第一和第二半導體結構在所述第一源側墊片、所述第一漏側墊片、所述第二源側墊片和所述第二漏側墊片的底面上接觸所述電介質材料層。

10.如權利要求1所述的方法，還包括：對單晶半導體層進行圖案化，其中所述第一半導體結構和所述第二半導體結構由所述單晶半導體層的被圖案化的部分形成。

11.如權利要求1所述的方法，其中，所述第一對側壁平行于在所述單晶半導體層中的所有垂直面當中空穴遷移率達到最大的垂直面。

12.如權利要求1所述的方法，其中，所述第二對側壁平行于在所述單晶半導體層中的所有垂直面當中電子遷移率達到最大的垂直面。

13.如權利要求1所述的方法，其中所述第三寬度w3和所述第四寬度w4從1nm到20nm，并且其中，所述第三寬度w3和所述第四寬度w4從2nm到10nm。

14.如權利要求13所述的方法，其中，所述第三寬度w3和所述第四寬度w4之中的較大值與所述第三寬度w3和所述第四寬度w4之間的較小值之比從0.1到10。

15.如權利要求14所述的方法，其中，所述第三寬度w3和所述第四寬度w4之中的較大值與所述第三寬度w3和所述第四寬度w4之間的較小值之比從1.0到1.68。

16.如權利要求1所述的方法，還包括：

通過氧化將所述第一和第二半導體鏈路部分的外圍部分轉換成氧化物材料部分；以及

去除所述氧化物材料部分，從而所述第一和第二半導體鏈路部分被細化。

17.如權利要求1所述的方法，其中所述第一和第二半導體結構被形成在電介質材料層上，其中所述電介質材料層為絕緣層上半導體SOI襯底的埋入式絕緣層，并且其中通過對所述SOI襯底的半導體頂層進行圖案化來形成所述第一和第二半導體結構。