[發明專利]時鐘脈沖產生器、存儲器電路及產生內部時鐘脈沖信號的方法

有效

• 申請號: 201010150524.0
• 申請日: 2010-03-26
• 公開（公告）號: CN101847991A
• 公開（公告）日: 2010-09-29
• 發明（設計）人: 陶昌雄;陸崇基;藍麗嬌
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H03K23/58
• 分類號: H03K23/58;G11C7/22
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 姜燕;邢雪紅

1.一種時鐘脈沖產生器，包括：

一第一輸入端，接收一第一時鐘脈沖信號，該第一時鐘脈沖信號具有一第一電平轉換以及一第二電平轉換，該第一及第二電平轉換可定義一第一脈沖寬度；以及

一第二輸入端，接收一第二時鐘脈沖信號，該第二時鐘脈沖信號具有一第三電平轉換，該第一及第三電平轉換可定義一時間周期；

其中該時鐘脈沖產生器比較該第一脈沖寬度與該時間周期，并輸出一第三時鐘脈沖信號，該第三時鐘脈沖信號具有一第二脈沖寬度、一第四電平轉換及一第五電平轉換，該第二脈沖寬度由該第四及第五電平轉換所定義；

其中該第一時鐘脈沖信號的該第二電平轉換或該第二時鐘脈沖信號的該第三電平轉換根據該第一脈沖寬度與該時間周期的比較結果，觸發該第三時鐘脈沖信號的該第五電平轉換。

2.如權利要求1所述的時鐘脈沖產生器，其中該第二脈沖寬度大約等于該第一脈沖寬度或該時間周期。

3.如權利要求1所述的時鐘脈沖產生器，其中該時間周期具有一追蹤延遲時間，該追蹤延遲時間位于該第三時鐘脈沖信號與該第二時鐘脈沖信號之間。

4.如權利要求1所述的時鐘脈沖產生器，還包括：

一脈沖產生器，耦接該第一輸入端；以及

一比較器，耦接于該脈沖產生器與該第一輸入端之間，并耦接該第二輸入端，其中該比較器比較該第一及第二時鐘脈沖信號，并輸出一信號予該脈沖產生器，該比較器具有一與非門電路。

5.如權利要求4所述的時鐘脈沖產生器，其中該脈沖產生器輸出該第三時鐘脈沖信號，該第三時鐘脈沖信號具有該第四及第五電平轉換，該第一時鐘脈沖信號的該第一電平轉換觸發該第四電平轉換，該比較器所輸出的該信號觸發該第五電平轉換。

6.一種存儲器電路，包括：

至少一存儲器陣列，用以存儲數據；以及

一控制電路，提供至少一信號，用以存取該存儲器陣列所存儲的數據，該控制電路包括一時鐘脈沖產生器，該時鐘脈沖產生器包括：

一第一輸入端，接收一第一時鐘脈沖信號，該第一時鐘脈沖信號具有一第一電平轉換以及一第二電平轉換，該第一及第二電平轉換可定義一第一脈沖寬度；

一第二輸入端，接收一第二時鐘脈沖信號，該第二時鐘脈沖信號具有一第三電平轉換，該第一及第三電平轉換可定義一時間周期；以及

一輸出端，輸出一第三時鐘脈沖信號，該第三時鐘脈沖信號具有一第二脈沖寬度、一第四電平轉換以及一第五電平轉換，該第二脈沖寬度由該第四及第五電平轉換所定義；

其中若該第一脈沖寬度大于該時間周期，該第一時鐘脈沖信號的該第二電平轉換觸發該第三時鐘脈沖信號的該第五電平轉換，若該第一脈沖寬度未大于該時間周期時，該第二時鐘脈沖信號的該第三電平轉換觸發該第三時鐘脈沖信號的該第五電平轉換。

7.如權利要求6所述的存儲器電路，其中該第二脈沖寬度大約等于該第一脈沖寬度或該時間周期。

8.如權利要求6所述的存儲器電路，其中該時間周期具有一追蹤延遲時間，該追蹤延遲時間位于該第三時鐘脈沖信號與該第二時鐘脈沖信號之間。

9.如權利要求6所述的存儲器電路，其中該時鐘脈沖產生器還包括：

一脈沖產生器，耦接該第一輸入端；以及

一比較器，耦接于該脈沖產生器與該第一輸入端之間，并耦接該第二輸入端；

其中該比較器比較該第一及第二時鐘脈沖信號，并輸出一信號予該脈沖產生器，使得該脈沖產生器輸出該第三時鐘脈沖信號，該第三時鐘脈沖信號具有該第四及第五電平轉換，該第一時鐘脈沖信號的該第一電平轉換觸發該第四電平轉換，該比較器所輸出的該信號觸發該第五電平轉換。

10.如權利要求9所述的存儲器電路，其中該比較器具有一與非門電路。