[發明專利]時鐘脈沖產生器、存儲器電路及產生內部時鐘脈沖信號的方法

有效

• 申請號: 201010150524.0
• 申請日: 2010-03-26
• 公開（公告）號: CN101847991A
• 公開（公告）日: 2010-09-29
• 發明（設計）人: 陶昌雄;陸崇基;藍麗嬌
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H03K23/58
• 分類號: H03K23/58;G11C7/22
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 姜燕;邢雪紅

技術領域

本發明涉及一種半導體電路，特別涉及一種用以提供內部時鐘脈沖信號的時鐘脈沖產生器、存儲器電路、系統及方法。

背景技術

存儲器電路具有許多不同的應用。一般而言，存儲器電路包括，動態隨機存取存儲器(Dynamic?Random?Access?Memory；DRAM)、靜態隨機存取存儲器(Static?Random?Access?Memory；以下簡稱SRAM)、非易失性存儲器(Non-Volatile?Memory)等。SRAM具有許多記憶單元。針對習知具有6T的SRAM而言，其記憶單元以陣列方式排列，并且每一記憶單元具有6個晶體管。記憶單元耦接位元線(bit?line)BL、(bit?line?bar)BLB以及字元線(word?line)。記憶單元內的4個晶體管構成兩交錯耦合反相器(cross-coupled?inverter)，用以存儲數據“0”或“1”。另外兩晶體管作為存取晶體管，用以控制存取記憶單元所存儲的數據。

發明內容

本發明提供一種時鐘脈沖產生器，包括一第一輸入端以及一第二輸入端。第一輸入端接收一第一時鐘脈沖信號。第一時鐘脈沖信號具有一第一電平轉換以及一第二電平轉換。第一及第二電平轉換可定義一第一脈沖寬度。第二輸入端接收一第二時鐘脈沖信號。第二時鐘脈沖信號具有一第三電平轉換。第一及第三電平轉換可定義一時間周期。時鐘脈沖產生器比較第一脈沖寬度與時間周期，并輸出一第三時鐘脈沖信號。第三時鐘脈沖信號具有一第二脈沖寬度、一第四電平轉換及一第五電平轉換。第二脈沖寬度由第四及第五電平轉換所定義。第一時鐘脈沖信號的第二電平轉換或第二時鐘脈沖信號的第三電平轉換根據第一脈沖寬度與時間周期的比較結果，觸發第三時鐘脈沖信號的第五電平轉換。

本發明另提供一種存儲器電路，包括至少一存儲器陣列以及一控制電路。存儲器陣列用以存儲數據。控制電路提供至少一信號，用以存取存儲器陣列所存儲的數據。控制電路包括一時鐘脈沖產生器。時鐘脈沖產生器包括，一第一輸入端、一第二輸入端以及一輸出端。第一輸入端接收一第一時鐘脈沖信號。第一時鐘脈沖信號具有一第一電平轉換以及一第二電平轉換。第一及第二電平轉換可定義一第一脈沖寬度。第二輸入端接收一第二時鐘脈沖信號。第二時鐘脈沖信號具有一第三電平轉換。第一及第三電平轉換可定義一時間周期。輸出端輸出一第三時鐘脈沖信號。第三時鐘脈沖信號具有一第二脈沖寬度、一第四電平轉換以及一第五電平轉換。第二脈沖寬度由第四及第五電平轉換所定義。若第一脈沖寬度大于時間周期，第一時鐘脈沖信號的第二電平轉換觸發第三時鐘脈沖信號的第五電平轉換。若第一脈沖寬度未大于時間周期時，第二時鐘脈沖信號的第三電平轉換觸發第三時鐘脈沖信號的第五電平轉換。

本發明還提供一種方法，用以產生一內部時鐘脈沖信號。該方法包括，接收一外部時鐘脈沖信號，該外部時鐘脈沖信號具有一第一電平轉換以及一第二電平轉換，該外部時鐘脈沖信號具有一第一脈沖寬度，該第一脈沖寬度由該第一及第二電平轉換所定義；接收一時鐘脈沖重置信號，該時鐘脈沖重置信號具有一第三電平轉換，該時鐘脈沖重置信號具有一時間周期，該時間周期由該第一及第三電平轉換所定義；比較該第一脈沖寬度及該時間周期；以及輸出該內部時鐘脈沖信號，該內部時鐘脈沖信號具有一第二脈沖寬度、一第四電平轉換及一第五電平轉換，該第二脈沖寬度由該第四及第五電平轉換所定義，根據該第一脈沖寬度與該時間周期的比較結果，令該外部時鐘脈沖信號的該第二電平轉換或該時鐘脈沖重置信號的該第三電平轉換，觸發該內部時鐘脈沖信號的該第五電平轉換。

為讓本發明的特征和優點能更明顯易懂，下文特舉出較佳實施例，并配合所附附圖，作詳細說明如下。

附圖說明

圖1為本發明的存儲器電路的一可能實施例。

圖2為本發明的外部時鐘脈沖信號、內部時鐘脈沖信號及時鐘脈沖重置信號在高頻操作下的電平轉換示意圖。

圖3為外部時鐘脈沖信號、內部時鐘脈沖信號及時鐘脈沖重置信號在低頻或低壓操作下的電平轉換示意圖。

圖4為本發明的時鐘脈沖產生器的一可能實施例。

圖5為本發明的具有存儲器電路的系統示意圖。

并且，上述附圖中的附圖標記說明如下：

100：存儲器電路；??????????110：控制電路；

101a、101b：存儲器陣列；???115：時鐘脈沖產生器；

102a、102b：外部輸入/輸出；115a、115b：輸入端；

115c：輸出端；?????????????120：X-解碼器；