[發明專利]一種數據自動讀出生效的EEPROM電路及其實現方法

無效

• 申請號: 201010147891.5
• 申請日: 2010-04-13
• 公開（公告）號: CN101819809A
• 公開（公告）日: 2010-09-01
• 發明（設計）人: 陳中建;楊森;張明明;雷科;黃靖清;魯文高;張雅聰;蘇衛國;高成臣;郝一龍
• 申請（專利權）人: 北京大學
• 主分類號: G11C7/06
• 分類號: G11C7/06
• 代理公司: 北京萬象新悅知識產權代理事務所(普通合伙) 11360
• 代理人: 賈曉玲

技術領域

本發明屬于微電子領域數據讀出結構和讀出方法技術領域，特別是一種芯片加電后數據 自動讀出生效的EEPROM電路設計。

背景技術

微電子領域內的大量電路需要在啟動時讀出內部預先存儲的數據，作為初始偏置或者其 他用處。EEPROM是最為主流的非易失性存儲技術，用來存儲此類數據。EEPROM工作有雙 電壓特性。讀取數據只需要標準工作電壓操作，而修改存儲內容則需要高電壓(一般為 12-20V)操作。EEPROM讀取的時候會導通，產生電流，不適宜作為長時間數據來源，故 EEPROM陣列存儲的數據被讀出后放入D鎖存器陣列中存儲，鎖存后將EEPROM關閉或者 置為低功耗狀態。一般地，需要一個專門的外接讀出控制單元來控制EEPROM存儲單元中數 據的讀取，電路結構比較復雜，而且功耗較高。

發明內容

本發明提出了一種新型EEPROM電路結構，目的在于通過上電自啟動將EEPROM中的 數據送至端口并保持輸出，同時能將EEPROM關閉置于低功耗狀態，簡化外部電路結構。

本發明的技術方案如下：

一種EEPROM電路數據自動讀出生效的方法，包括：

1)EEPROM電路芯片加電時，通過一讀出邏輯的自產生電路，產生一讀出邏輯信號；

2)該讀出邏輯信號輸入到EEPROM陣列中的每個EEPROM單元的Bitcell控制邏輯作為 控制信號，從而將EEPROM陣列存儲的數據讀出，同時該讀出邏輯信號作為每個EEPROM 單元的鎖存器或觸發器的時鐘信號，將從EEPROM讀出的數據放入鎖存器或觸發器陣列中存 儲，并將EEPROM單元關閉置于低功耗狀態。

所述讀出邏輯的自產生電路包括串聯的一電容和一電阻，電容和電阻的另一端分別接電 源的高電平和低電平，或電源的低電平和高電平，在串聯的節點處接入一個或多個放大器、 緩沖器或反相器。

一種EEPROM電路結構，其特征在于：該電路包括一讀出邏輯的自產生電路和若干個 EEPROM單元，所述讀出邏輯的自產生電路包括串聯的一電容和一電阻，電容和電阻的另一 端分別接電源的高電平和低電平，或電源的低電平和高電平，在串聯的節點處接入一個或多 個放大器、緩沖器或反相器，所述EEPROM單元包括一Bitcell、一Bitcell控制邏輯和一鎖存 器或觸發器，上述讀出邏輯的自產生電路的放大器輸出端連接Bitcell控制邏輯。

上述Bitcell為雙柵結構的MOS晶體管。

上述鎖存器為D鎖存器，所述觸發器為D觸發器、RS觸發器、JK觸發器或T觸發器。

上述鎖存器或觸發器的前端可有延時結構，該結構可由電阻和電容串聯接地組成。

本發明優點和積極效果：

EEPROM電路在芯片加電時可以自動產生讀出各位數據所需的時序，讀出各位的數據并 生效，數據生效后會自動停止EEPROM電路并進入低功耗狀態。該功能的好處是：每次加電 時EEPROM所存儲的數據不再需要用戶設計專門的讀出控制電路和時序過程來實現各數據 位的讀出和生效，從而降低了PCB板上電路設計的復雜度，簡化了用戶界面，方便芯片使用， 并能降低功耗。

附圖說明

圖1為整個上電自讀出EEPROM電路的框圖；

圖2為讀出邏輯的自產生電路的電路圖；

圖3為EEPROM單元的電路圖；

圖4為Bitcell的結構圖；

圖5為自動讀出生效的時序圖(讀出邏輯的自產生電路的電容接電源高電平，電阻接電 源的低電平)。

具體實施例

下面結合一個MEMS微加速度計讀出電路具體的實施例來進一步說明本發明，但本發明 的用途并不僅限于下面的具體實施例子。