[發明專利]一種數據自動讀出生效的EEPROM電路及其實現方法

無效

• 申請號: 201010147891.5
• 申請日: 2010-04-13
• 公開（公告）號: CN101819809A
• 公開（公告）日: 2010-09-01
• 發明（設計）人: 陳中建;楊森;張明明;雷科;黃靖清;魯文高;張雅聰;蘇衛國;高成臣;郝一龍
• 申請（專利權）人: 北京大學
• 主分類號: G11C7/06
• 分類號: G11C7/06
• 代理公司: 北京萬象新悅知識產權代理事務所(普通合伙) 11360
• 代理人: 賈曉玲

1.一種EEPROM電路數據自動讀出生效的方法，包括：

1）EEPROM電路芯片加電時，利用一讀出邏輯的自產生電路，產生一讀出邏輯信號，所 述讀出邏輯的自產生電路包括串聯的一電容和一電阻，電容和電阻的另一端分別接電源的高 電平和低電平，或電源的低電平和高電平，在串聯的節點處接入一個或多個放大器、緩沖器 或反相器；

2）該讀出邏輯信號輸入到EEPROM陣列中的每個EEPROM單元的Bitcell控制邏輯作為 控制信號，從而將EEPROM陣列存儲的數據讀出，同時該讀出邏輯信號作為每個EEPROM 單元的鎖存器或觸發器的時鐘信號，將從EEPROM讀出的數據放入鎖存器或觸發器陣列中存 儲，并將EEPROM單元關閉置于低功耗狀態；

所述Bitcell為雙柵結構的MOS晶體管。

2.如權利要求1所述的方法，其特征在于：所述鎖存器為Ｄ鎖存器，所述觸發器為D觸 發器、RS觸發器、JK觸發器或T觸發器。

3.如權利要求2所述的方法，其特征在于：所述鎖存器或觸發器的前端設有延時結構。

4.如權利要求3所述的方法，其特征在于，所述延時結構由電阻和電容串聯接地組成。

5.一種EEPROM電路結構，其特征在于：該電路包括一讀出邏輯的自產生電路和若干 個EEPROM單元，所述讀出邏輯的自產生電路包括串聯的一電容和一電阻，電容和電阻的另 一端分別接電源的高電平和低電平，或電源的低電平和高電平，在串聯的節點處接入一個或 多個放大器、緩沖器或反相器，所述EEPROM單元包括一Bitcell、一Bitcell控制邏輯和一鎖 存器或觸發器，上述讀出邏輯的自產生電路的放大器輸出端連接Bitcell控制邏輯；所述Bitcell 為雙柵結構的MOS晶體管。

6.如權利要求5所述的EEPROM電路結構，其特征在于：所述鎖存器為Ｄ鎖存器，所述 觸發器為D觸發器、RS觸發器、JK觸發器或T觸發器。

7.如權利要求6所述的EEPROM電路結構，其特征在于：所述鎖存器或觸發器的前端設 有延時結構。

8.如權利要求7所述的EEPROM電路結構，其特征在于：所述延時結構由電阻和電容串 聯接地組成。