[發明專利]致能與提供一總線上的一多核環境的裝置與方法

有效

• 申請號: 201010146505.0
• 申請日: 2010-04-12
• 公開（公告）號: CN101819558A
• 公開（公告）日: 2010-09-01
• 發明（設計）人: 達魯斯·D·嘉斯金斯;詹姆斯·R·隆柏格
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇;王璐

技術領域

本發明有關于微電子學，且特別有關于一種致能與維持一 總線上的多個處理器環境的機制，其需要主動控制總線終端阻 抗(Termination?Impedance)，其中該多個處理器環境包括處理 器封裝基板(Processor?Package?Substrate)，其上具有多個處理 器晶方(Die)。

背景技術

目前，為了以低輸出振幅(Low?Output?Swing)支持快速 入射波切換(Incident?Wave?Switching)，總線架構在兩裝置(例 如，微處理器與對應的存儲器控制器)之間提供點對點總線接 口(Point-To-Point?Bus?Interface)。除了提供點對點總線接口之 外，該總線架構亦要求微處理器(或其它裝置)在內部提供終 端阻抗控制電路，以動態調整點對點總線上的終端阻抗，其中 阻抗值一般可選擇匹配總線本身的特性阻抗(Characteristic Impedance)。

在諸多應用中，通過耦接一精確電阻至該裝置上的一輸出 入接腳，可將阻抗值傳送給該裝置。因此，該裝置提供晶片上 的驅動器(Drivers?On-die)，用以根據該總線的規格，以該選 擇的阻抗值與電壓電平驅動該點對點總線。上述驅動器準備適 當傳輸線，以減少反射(Reflection)、信號失真(Signal Distortion)與其它傳輸線效應。

當該點對點總線僅對其連接的兩個裝置有效，因此不適用 于某些應用領域(例如，多個處理器的相關應用)，其需要通過 總線連接兩個以上的裝置。舉例來說，在一應用中，可能需要1 至8個處理器，以并行方式經由上述總線與一存儲器控制器連接 (Interface)。在未來，可預期會需要更多的處理器來通過同一總 線進行通訊。

由于多核架構的發展，需要主動控制多個處理器核的終端 阻抗，上述多個處理器核經由總線耦接于一存儲器控制器或其 它裝置，其中每一所述處理器核配置為一單一處理器晶方，且 兩個或多個單一處理器晶方設置在與該總線耦接的一多核處理 器封裝內的單一基板上。因此，此“多核處理器”表示設置在 一單一基板上的兩個或多個單一處理器晶方。該單一基板可為 包含多個互連信號以及多個裝置的多個層，該單一基板提供該 多核處理器的封裝并提供連接(connectivity)至該總線以及其它 系統相關信號。

本發明另外認為極需經由需要主動終端阻抗控制的總線提 供多個多核處理器封裝(如上文所述)以耦接至一存儲器控制 器或其它裝置。

然而，由于傳統總線架構并不能提供良好的總線主動阻抗 控制給多個多核處理器來使用，因而會受到限制。舉例來說， 當一處理器核驅動上述總線時，將會發現實際的終端阻抗由除 了其它總線裝置外的總線上的其它處理器核的并行終端阻抗而 產生。因此，驅動輸出入信號至此實際的上拉終端阻抗將會導 致高頻噪聲(High?Frequency?Noise)、反射(Reflection)、振鈴 (Ringing)、時序偏移(Timing?Displacement)與其它缺點。

因此，本發明認為極需經由需要主動阻抗控制的總線提供 不同數量的裝置的內操作(Inter-Operation)，其中所述裝置包 括多核處理器。

此外，本發明經由一主動控制的總線致能一多核環境。

發明內容

本發明實施例揭露了一種致能一總線上的一多核環境的裝 置，其中該總線由主動終端阻抗控制，該裝置包括一通訊協定 分析器以及多個驅動器。通訊協定分析器位于一處理器核內且 用以接收一個或以上的通訊協定信號，并且表示該處理器核是 否擁有該總線。多個驅動器耦接于該通訊協定分析器，每一驅 動器包括多個對應節點的其中一節點，且用以控制該其中一節 點如何被驅動以響應該處理器核是否擁有該總線。每一該驅動 器包括以通訊協定為基礎的多核邏輯電路，用以當該處理器核 擁有該總線時致能一上拉邏輯電路，以及當該處理器核未擁有 該總線時去能該上拉邏輯電路。