[發(fā)明專利]致能與提供一總線上的一多核環(huán)境的裝置與方法

有效

• 申請?zhí)枺?/td>: 201010146505.0
• 申請日: 2010-04-12
• 公開（公告）號: CN101819558A
• 公開（公告）日: 2010-09-01
• 發(fā)明（設(shè)計）人: 達魯斯·D·嘉斯金斯;詹姆斯·R·隆柏格
• 申請（專利權(quán)）人: 威盛電子股份有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 北京林達劉知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11277
• 代理人: 劉新宇;王璐

1.一種致能一總線上的一多核環(huán)境的裝置，其特征在于， 該總線由主動終端阻抗控制，該裝置包括：

一通訊協(xié)定分析器，其位于一處理器核內(nèi)且用以接收一個 或以上的通訊協(xié)定信號，并且表示該處理器核是否擁有該總線；

多個驅(qū)動器，耦接于該通訊協(xié)定分析器，每一驅(qū)動器包括 多個對應節(jié)點的其中一節(jié)點，且用以控制該其中一節(jié)點如何被 驅(qū)動以響應該處理器核是否擁有該總線，每一該驅(qū)動器包括：

以通訊協(xié)定為基礎(chǔ)的多核邏輯電路，用以當該處理器 核擁有該總線時致能一上拉邏輯電路，以及當該處理器核 未擁有該總線時去能該上拉邏輯電路；

其中，當驅(qū)動該總線時，該以通訊協(xié)定為基礎(chǔ)的多核邏輯 電路致能一第一下拉邏輯電路與去能該上拉邏輯電路，并且驅(qū) 動該其中一節(jié)點至一規(guī)定的低電壓電平；

當未驅(qū)動該總線時，該以通訊協(xié)定為基礎(chǔ)的多核邏輯電路 令在該總線上的另一裝置驅(qū)動該其中一節(jié)點至一規(guī)定的低電壓 電平。

2.根據(jù)權(quán)利要求1所述的致能一總線上的一多核環(huán)境的裝 置，其特征在于，該通訊協(xié)定信號包括一個或以上的群組信號， 該群組信號根據(jù)一個或以上的總線通訊協(xié)定制定規(guī)則，其中該 總線的唯一所有權(quán)根據(jù)所述總線通訊協(xié)定來決定。

3.根據(jù)權(quán)利要求1所述的致能一總線上的一多核環(huán)境的裝 置，其特征在于，當該上拉邏輯電路被致能時，該上拉邏輯電 路產(chǎn)生該總線的一終端阻抗，其中該終端阻抗匹配該總線的特 性阻抗。

4.一種在一總線上提供一多核環(huán)境的裝置，其特征在于， 該總線由主動終端阻抗控制，該裝置包括：

以通訊協(xié)定為基礎(chǔ)的多核邏輯電路，其設(shè)置在一處理器核 的一驅(qū)動器內(nèi)，用以當該處理器核擁有該總線時致能一上拉邏 輯電路，以及當該處理器核未擁有該總線時去能該上拉邏輯電 路；以及

一通訊協(xié)定分析器，其位于該處理器核內(nèi)且耦接至該以通 訊協(xié)定為基礎(chǔ)的多核邏輯電路，用以接收一個或以上的通訊協(xié) 定信號，并且表示該處理器核是否擁有該總線；

其中，當驅(qū)動該總線時，該以通訊協(xié)定為基礎(chǔ)的多核邏輯 電路致能一第一下拉邏輯電路與去能該上拉邏輯電路，并且驅(qū) 動多個對應節(jié)點的其中一節(jié)點至一規(guī)定的低電壓電平；

當未驅(qū)動該總線時，該以通訊協(xié)定為基礎(chǔ)的多核邏輯電路 令在該總線上的另一裝置驅(qū)動多個對應節(jié)點的其中一節(jié)點至一 規(guī)定的低電壓電平。

5.根據(jù)權(quán)利要求4所述的在一總線上提供一多核環(huán)境的裝 置，其特征在于，該通訊協(xié)定信號包括一個或以上的群組信號， 該群組信號根據(jù)一個或以上的總線通訊協(xié)定制定規(guī)則，其中該 總線的唯一所有權(quán)根據(jù)所述總線通訊協(xié)定來決定。

6.根據(jù)權(quán)利要求4所述的在一總線上提供一多核環(huán)境的裝 置，其特征在于，當該上拉邏輯電路被致能時，該上拉邏輯電 路產(chǎn)生該總線的一終端阻抗，其中該終端阻抗匹配該總線的特 性阻抗。

7.一種致能一總線上的一多核環(huán)境的方法，其特征在于， 該總線由主動終端阻抗控制，該方法包括下列步驟：

經(jīng)由配置在一處理器核內(nèi)的一通訊協(xié)定分析器接收一個或 以上的通訊協(xié)定信號，并且表示該處理器核是否擁有該總線；

經(jīng)由配置在與該通訊協(xié)定分析器耦接的一驅(qū)動器內(nèi)的一以 通訊協(xié)定為基礎(chǔ)的多核邏輯電路控制多個節(jié)點的其中一節(jié)點如 何被驅(qū)動，該控制的方法包括：

若該處理器核未擁有該總線，去能該驅(qū)動器內(nèi)的一上 拉邏輯電路；以及

若該處理器核擁有該總線，致能該驅(qū)動器內(nèi)的該上拉 邏輯電路；

其中，當驅(qū)動該總線時，該以通訊協(xié)定為基礎(chǔ)的多核邏輯 電路致能一第一下拉邏輯電路與去能該上拉邏輯電路，并且驅(qū) 動該其中一節(jié)點至一規(guī)定的低電壓電平；

當未驅(qū)動該總線時，該以通訊協(xié)定為基礎(chǔ)的多核邏輯電路 令在該總線上的另一裝置驅(qū)動該其中一節(jié)點至一規(guī)定的低電壓 電平。