[發明專利]雙面拋光半導體晶片的方法

有效

• 申請號: 201010144726.4
• 申請日: 2010-03-22
• 公開（公告）號: CN101927447A
• 公開（公告）日: 2010-12-29
• 發明（設計）人: J·施萬德納
• 申請（專利權）人: 硅電子股份公司
• 主分類號: B24B29/02
• 分類號: B24B29/02;H01L21/304
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 過曉東

技術領域

本發明涉及雙面拋光半導體晶片的方法。

特別是，本發明用于雙面拋光下一代硅片，主要是直徑為450mm的晶片。目前，在電子工業中主要將直徑為300mm的拋光硅片或外延涂覆硅片用于最苛求的應用。襯底直徑為450mm的硅片尚在發展中。

背景技術

電子工業需要更大的襯底用于生產它們的元件，不管是微處理器或者是存儲器片，其原因是它們巨大的經濟優勢前景。在半導體工業中，長期以來人們習慣將注意力放在可利用的襯底面積上，或者換句話說考慮在一個襯底上能容納多少個元件即邏輯芯片或存儲器芯片。這與元件生產商的多個工藝步驟都是針對整個襯底的事實有關，但是也有一些單獨的步驟用于對襯底進行結構化，也就是產生元件結構，隨后得到單獨的芯片，因此這兩組工藝步驟的生產成本都是尤其由襯底尺寸決定的。襯底尺寸在很大程度上影響每個元件的生產成本，因此具有很大的經濟重要性。

然而，增加襯底尺寸帶來很大的，有時是全新的迄今未知的技術問題。最后所有的工藝步驟，不管在性質上是純機械(用鋸切割、研磨、磨光)、化學(蝕刻、清洗)或化學-物理(拋光)以及熱過程(外延生長、退火)，都需要襯底的改變，在使用的機器和系統(設備)上也要部分改變。

本發明致力于拋光半導體晶片，當將晶片用于生產存儲器片時，將其作為最后的關鍵工藝步驟，或者當將晶片用作所謂的外延片用于生產現代微處理器時，原則上將其作為晶片外延生長之前的倒數第二個關鍵工藝步驟。

在制造半導體晶片中，在距離晶片邊緣小于或等于2mm處的區域中獲得足夠好的邊緣幾何結構和獲得納米拓撲是特別關鍵的。

基于面積為2mm*2mm的正方形測量窗口，納米拓撲通常表示為高度變量PV(＝“波峰比波谷”)。

術語“納米拓撲”由SEMI(國際半導體設備和材料協會)定義為整個晶片正面在0.2-20mm的空間波長范圍(橫向相關長度)中和“質量保證區”(FQA，在產品說明書中規定的性能必須得到滿足的表面區域)內的平面化偏差。納米拓撲通過全面掃描整個晶片表面來測量，測量不同大小的區域并且有重疊。在這些測量區域中的任何一個表面高度變量(峰比谷)都不允許超過整個晶片所要求的最大值。測量區域的大小根據說明書來限定，例如在2*2mm²、5*5mm²和10*10mm²上。

通常半導體晶片的最終納米拓撲是通過拋光工藝產生的。為了提高半導體晶片的平面性，同時拋光半導體晶片的正面和背面的設備和方法已經出現，并且在進一步發展中。

例如在US3691694中描述了所謂的雙面拋光(DSP)。根據EP208315B1中描述的雙面拋光的一個實施方案，具有合適尺寸的凹口的金屬或塑料“載板”或“模板”中的晶片在由機器和工藝參數預定的路線上在兩個旋轉的拋光板之間移動，并從而被拋光，所述拋光板覆蓋有存在拋光溶膠的拋光墊。

如例如DE10004578C1中所描述的，雙面拋光步驟通常是用硬度為60-90(Shore?A)的均質多孔聚合物泡沫墊來進行的。在這里公開的是粘附在上拋光板的拋光墊布滿通道網絡，而粘附在下拋光板的拋光墊具有光滑表面，沒有這樣的紋理。這種措施一方面是為了保證在拋光過程中所使用的拋光劑的均勻分布，另一方面防止在完成拋光后抬起上拋光板時半導體晶片粘在上拋光墊上。

為了進行雙面拋光，將半導體晶片放在載板的凹口中，使得半導體晶片的背面位于下拋光板上。

除了DSP之外，為了消除缺陷和降低表面粗糙度，現有技術中所謂的CMP也是必須的。在CMP中，使用比DSP中柔軟的拋光墊。而且，通過CMP僅拋光半導體晶片的一面，也就是隨后欲將元件生產其上的面。現有技術也稱為精整拋光(finish?polishing)。CMP方法在例如US2002-0077039和US2008-0305722中有公開。

WO99/55491?A1描述了一種兩階段拋光方法，第一FAP(“固著磨料拋光”)拋光步驟使用磨料固定在其中的拋光板，隨后是第二CMP(“化學機械拋光”)拋光步驟。在CMP中(如在DSP中)，與FAP拋光相比，拋光墊中不含固著的磨料物質。這里，如在DSP步驟中，懸浮液形式的磨料物質加入到硅片和拋光墊之間。這樣的兩階段拋光方法特別用于消除FAP步驟在襯底拋光的表面上留下的刮痕。