[發明專利]電平轉換電路有效
| 申請號: | 201010144039.2 | 申請日: | 2010-03-31 |
| 公開(公告)號: | CN102208909A | 公開(公告)日: | 2011-10-05 |
| 發明(設計)人: | 單毅 | 申請(專利權)人: | 上海宏力半導體制造有限公司 |
| 主分類號: | H03K19/0185 | 分類號: | H03K19/0185 |
| 代理公司: | 北京集佳知識產權代理有限公司 11227 | 代理人: | 李麗 |
| 地址: | 201203 上海市浦*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 電平 轉換 電路 | ||
技術領域
本發明涉及電平轉換電路(Level?shift?circuit),尤其涉及一種低電平信號轉換成高電平信號的電平轉換電路。
背景技術
在復合電源電路尤其是SOC系統中,各電路單元的供電電壓并不完全一致,難以統一,各電路單元之間的信號傳輸,需要經過轉換,才能進行溝通;此外為了節省能耗,通常需要降低芯片內部的工作電壓(例如1.2V),但芯片與芯片之間傳輸信號時,仍需要在較高的電壓(例如3.3V~5V)下進行。因此,必須使用電平轉換電路作為芯片、電路單元的輸入輸出接口設備,以實現上述信號的電平轉換。
在數字電路中,常利用CMOS反相器組成電平轉換電路。例如圖1提供了一種現有的電平轉換電路,包括:整形電路100,用以接收較高電平的輸入信號,對所述輸入信號進行整波;輸出電路200,用以將整波后的輸入信號轉換成較低電平的輸出信號。其中整形電路100包括串接的兩級反相器單元,各反相器單元的高位端連接至低電平線VDDL,低位端連接至地線;輸出電路200也包括串接的兩級反相器單元,其中,第二級反相器單元為CMOS反相器,其高位端連接至高電平線VDDH,低位端連接至地線;第一級反相器單元包括一對PMOS晶體管以及一對NMOS晶體管,該對PMOS晶體管的漏極互相與對方的柵極連接,源極與高電平線VDDH連接,該對NMOS的源極均接地,漏極分別與該對PMOS晶體管的漏極連接,且柵極分別與整形電路的最后級反相器單元的輸入端以及輸出端連接,而柵極與整形電路的最后級反相器單元輸出端連接的NMOS管,其漏極作為該級反相器單元的輸出端與輸出電路的第二級反相器單元連接。
上述電路中,輸出電路200的晶體管均采用厚柵晶體管,耐壓高,閾值電壓也較高,但開啟、響應速度較慢。而整形電路100的晶體管則均為薄柵晶體管,耐壓性差,閾值電壓相對較低,但開啟、響應速度相對較快。
圖1所述電路的工作原理如下:假設輸入信號為方波,則所述輸入信號經過整形電路100的兩級反相器單元后,輸出一個高位電平為VDDL,低位電平為0的方波,且與輸入信號同相。所述方波再經由輸出電路200的兩級反相器單元后,輸出一個高位電平為VDDH,低位電平為0的方波。上述過程即將高位電平為VDDL的低電平信號轉化成了高位電平為VDDH的高電平信號。如果忽略反相器單元電路的延遲,最終的輸出信號應當也與輸入信號同相。
現有的電平轉換電路存在如下問題:輸出電路200中,為了承受高電平線VDDH上的高工作電壓,各級反相器單元均采用了耐高壓的厚柵晶體管。為便于說明,假設輸出電路200的第一級反相器單元中NMOS對即電位下拉晶體管為M1以及M2,其中M2晶體管的漏極為該級反相器單元的輸出端,上述M1以及M2的柵極分別連接至整形電路100最后級反相器單元的輸入端或者輸出端。因此則M1或M2的柵極與襯底的電勢差最大僅為VDDL。上述電勢差可能小于厚柵晶體管的開啟閾值電壓,將導致M1或M2無法開啟,使得該級反相器單元產生邏輯錯誤,,進而導致整個電平轉換電路失效。即使M1以及M2能夠開啟,其開啟速度也較慢,造成電路延遲過大。
發明內容
本發明解決的問題是提供一種電平轉換電路,響應速度快,電路延遲小,解決現有電平轉換電路中輸出電路第一級反相器單元容易產生邏輯錯誤且電路延遲較大的問題。
本發明提供的電平轉換電路,用于將高電平的輸入信號轉換成低電平的輸出信號,其特征在于,包括:
高電平線、低電平線以及地線;
整形電路,耦合于低電平線與地線之間,包括偶數級串接的反相器單元;
輸出電路,耦合于高電平線與地線之間,包括偶數級串接的反相器單元,其中第一級反相器單元包括一對PMOS晶體管、第一對NMOS晶體管以及第二對NMOS晶體管,該對PMOS晶體管的漏極互相與對方的柵極連接,源極與高電平線連接,所述第一對NMOS晶體管分別與第二對NMOS晶體管串連,且串連的NMOS晶體管的柵極相互連接,所述第一NMOS晶體管的源極均接地,第二對NMOS晶體管的漏極分別與該對PMOS晶體管的漏極連接,所述第二對NMOS晶體管的柵極分別與整形電路的最后級反相器單元的輸入端以及輸出端連接,而柵極與整形電路的最后級反相器單元輸出端連接的NMOS晶體管,其漏極作為該級反相器單元的輸出端與輸出電路的第二級反相器單元連接;
所述第二NMOS晶體管為耗盡型厚柵晶體管,第一NMOS晶體管為薄柵型晶體管。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海宏力半導體制造有限公司,未經上海宏力半導體制造有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010144039.2/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:混合短磁路開關磁阻電機及其轉子結構
- 下一篇:一種英語教學用卡片箱





