[發(fā)明專利]電熔絲電路和電子元件

無效

• 申請?zhí)枺?/td>: 201010141743.2
• 申請日: 2007-08-13
• 公開（公告）號(hào): CN101807435A
• 公開（公告）日: 2010-08-18
• 發(fā)明（設(shè)計(jì)）人: 山口秀策
• 申請（專利權(quán)）人: 富士通微電子株式會(huì)社
• 主分類號(hào): G11C17/16
• 分類號(hào): G11C17/16;G11C17/18;H01L25/065
• 代理公司: 北京東方億思知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11258
• 代理人: 宋鶴;南霆

本申請是申請日為2007年8月13日、申請?zhí)枮?00710142014.7的在先申請的分案申請。

技術(shù)領(lǐng)域

本發(fā)明涉及一種電熔絲電路(electric?fuse?circuit)和一種電子元件。

背景技術(shù)

本申請是基于并且要求2006年8月18日遞交的在先日本專利申請No.2006-223428的優(yōu)先權(quán)權(quán)益，其整個(gè)內(nèi)容通過引用結(jié)合于此。

圖28是說明具有激光熔絲的半導(dǎo)體存儲(chǔ)芯片的視圖。在具有利用激光熔絲的冗余存儲(chǔ)單元的現(xiàn)代半導(dǎo)體存儲(chǔ)器中，通常的做法是將損壞的存儲(chǔ)單元替換為冗余存儲(chǔ)單元。激光熔絲是一種非易失性的ROM，其中信息通過對配線導(dǎo)電層輻射激光束被寫入以斷開該熔絲(例如，當(dāng)被連通時(shí)，其是電導(dǎo)電的，即“0”；當(dāng)被斷開時(shí)，其是電絕緣的，即“1”)并且損壞的存儲(chǔ)單元的地址在ROM中存儲(chǔ)，以便冗余存儲(chǔ)單元接手。存在一種已知的現(xiàn)象，比如當(dāng)封裝時(shí)由于所產(chǎn)生的熱量等原因，存儲(chǔ)芯片1601中的DRAM的刷新性能的降低。然而，激光束LS在封裝之后不能被輻射。因此，一種方法已經(jīng)被研究，其中一種電可寫的電熔絲被用作非易失性的ROM，損壞的存儲(chǔ)單元的地址被存儲(chǔ)在該ROM以實(shí)現(xiàn)冗余存儲(chǔ)單元的替換。

圖29是一種說明電熔絲電路的示范性配置的圖。在下文中，場效應(yīng)晶體管被簡單地稱為晶體管。電熔絲電容器101在電壓VRR和節(jié)點(diǎn)n3之間相連。N溝道晶體管102的柵極、漏極和源極分別被連到電壓VPP、節(jié)點(diǎn)n3和節(jié)點(diǎn)n2，該n溝道晶體管是一種保護(hù)晶體管。例如，電壓VPP是3V。n溝道晶體管103的柵極、漏極和源極分別被連到寫入信號(hào)WRT、節(jié)點(diǎn)n2、地線，該n溝道晶體管是一種寫入電路。

下一步，讀取電路110的配置將被說明。n溝道晶體管111的柵極、漏極和源極被分別連接到讀取信號(hào)RD、節(jié)點(diǎn)n2和節(jié)點(diǎn)n4。N溝道晶體管113的柵極、漏極和源極分別連接到節(jié)點(diǎn)n5、節(jié)點(diǎn)n4和地線。P溝道晶體管112的柵極、漏極和源極分別連接到節(jié)點(diǎn)n5、電壓VII和節(jié)點(diǎn)n4。例如電壓VII為1.6V。與非門(NAND)電路115的輸入端子和輸出端子分別連接到節(jié)點(diǎn)n4和信號(hào)RSTb的接線、以及節(jié)點(diǎn)n5，該與非門電路連接到電源電壓VII。非門(NOT)電路116的輸入端子和輸出端子分別連接到節(jié)點(diǎn)5和信號(hào)EFA的接線。

另外，日本專利申請公開說明書No.2002-197889中的電流截止電路包括第一場效應(yīng)晶體管和第二場效應(yīng)晶體管，其電流通路分別串聯(lián)連接到第一熔絲和第二熔絲；連接到第一場效應(yīng)晶體管的柵極的焊盤電極；電源和第一場效應(yīng)晶體管柵極之間連接的負(fù)載電阻；以及用于根據(jù)一個(gè)缺損是否應(yīng)該被修復(fù)，確定第二場效應(yīng)晶體管的導(dǎo)通性的熔絲電路。

另外，在日本專利申請公開說明書No.2001-338495中，一種包含在DRAM冗余行(DRAM-redundant-row)解碼器中的半導(dǎo)體存儲(chǔ)器裝置被說明，其中多個(gè)n溝道MOS晶體管，其每個(gè)柵極接收一個(gè)分配給對應(yīng)的字線(word?line)的預(yù)解碼信號(hào)，其在相應(yīng)熔絲的各個(gè)端子和地線電勢GND之間串聯(lián)連接。

近年來，已知一種被稱作“GIDL(柵極感應(yīng)漏極泄漏)電流”的漏電流存在于MOS晶體管中。例如，當(dāng)晶體管102的柵極電壓為0V時(shí)，漏極電壓提高到4V(即在柵極和漏極之間4V或者更高的電勢差)導(dǎo)致漏極和反向柵極(back?gate)(體，bulk)之間的漏電流。借助于移位寄存器多個(gè)電熔絲的寫入操作逐個(gè)地被執(zhí)行。然而，當(dāng)寫入另一電熔絲被執(zhí)行之后，在寫入給定電熔絲被執(zhí)行時(shí)，用于寫入電熔絲電路的保護(hù)晶體管102的柵極電壓和漏極電壓分別變?yōu)閂PP，即3V和VRR，即8V。柵極和漏極之間的電壓差變成5V并且GIDL電流被產(chǎn)生。因?yàn)殡妷荷龎杭?lì)電路(voltage-boost?pumping?circuit)的小電流提供容量(大約幾十微安)，其在半導(dǎo)體芯片中被提供并且產(chǎn)生八伏VRR，所以數(shù)百微安的GIDL電流的出現(xiàn)阻止了電壓升壓激勵(lì)電路產(chǎn)生諸如8V這樣高的電壓；因而，已經(jīng)是一種寫入不能被適當(dāng)?shù)貓?zhí)行的問題。

另外，已知在絕緣膜破壞之后，電熔絲的阻抗值存在巨大的變化，因此不能保證不會(huì)出現(xiàn)一種情況，其中“即使寫入已經(jīng)被完成，由于額外的阻抗值，檢測電路不能確定電熔絲仍是導(dǎo)電的”，并且存在一種問題，充分的可靠性不能被達(dá)到。

另外，電熔絲寫入操作要求施加高電壓，比如8V；然而，存在一種風(fēng)險(xiǎn)，高電壓擊穿了形成MOS晶體管的源漏區(qū)域的擴(kuò)散層和阱之間的PN結(jié)。