[發明專利]一種自動訪問的串行總線讀寫控制方法

有效

• 申請號: 201010138100.2
• 申請日: 2010-04-01
• 公開（公告）號: CN101866328A
• 公開（公告）日: 2010-10-20
• 發明（設計）人: 張峰;王偉;龔生建
• 申請（專利權）人: 和記奧普泰通信技術有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42;G06F13/10
• 代理公司: 重慶博凱知識產權代理有限公司 50212
• 代理人: 張先蕓

技術領域

本發明涉及計算機通信技術領域，特別涉及一種自動訪問的串行總線讀寫控制方法。

背景技術

中央處理單元(Central?Process?Unit，簡稱CPU)及其外圍器件之間的互聯往往采用局部總線，如外設組件互連標準(Peripheral?Component?Interconnect，簡稱PCI)局部總線。隨著技術的進步，對局部總線的數據傳輸速度要求越來越高，并且CPU對外設的控制需要有簡單、可靠、傳輸距離遠等的特點，于是高速串行總線隨之誕生。目前出現的高速串行總線多種多樣，有非標準化的，也有標準化的，例如SPI、I2C、UART等，這些高速串行總線的通信行為都是由CPU主導，需要CPU配置特定的地址空間和操作命令。這些高速總線往往存在以下問題：

1)傳統的點對點或點對多點的通信方式，CPU一次只能操作一次點對點通信，多點通信必須通過多次通信操作完成，通信讀寫效率不高；

2)一些通信總線可實現遠端讀寫操作，但是只能實現在CPU控制下的單次讀寫，不能對要求的地址范圍完成自動讀寫操作；

3)一般通信總線只能傳遞CPU讀寫控制的數據，不能同時傳遞實時數據。

發明內容

針對現有技術的上述不足，本發明的目的在于提供一種自動訪問的串行總線讀寫控制方法，以提高多個外設與主控設備之間串行數據通信的效率。

本發明的目的是這樣實現的：一種自動訪問的串行總線讀寫控制方法，用于主控設備與多個外設之間的串行數據通信；所述主控設備的串行控制主模塊與外設的串行控制從模塊通過串行總線連接，并以傳統的串行數據通信方式進行通信；主控設備的串行控制主模塊分別與主控設備的CPU和RAM存儲器通過并行讀寫接口連接，完成串行控制主模塊與CPU之間的串行總線讀寫；其特征在于：串行控制主模塊與CPU之間的串行總線讀寫采用如下步驟進行控制：

a)CPU對外設編制地址信息，以地址信息區分不同的外設；

b)串行控制主模塊獲取CPU的工作狀態，確定CPU時處于空閑狀態還是處于繁忙狀態；當CPU處于空閑狀態時執行步驟c)，當CPU處于繁忙狀態時執行步驟d)；

c)由主控設備的CPU與串行控制主模塊進行數據讀寫操作，直接通過串行控制主模塊訪問目標地址信息所對應的外設；

d)串行控制主模塊將包含地址信息的數據讀寫操作切換到主控設備內部的RAM存儲器上，將讀寫的數據信息連同外設的地址信息分址地存儲在RAM存儲器中；在CPU空閑后，再由CPU對RAM存儲器進行讀寫操作，提取RAM存儲器中存儲的地址信息和數據信息。

進一步地，所述串行控制主模塊與CPU之間的串行總線讀寫的數據采用串行幀結構進行傳輸，所述串行幀包括同步碼、控制碼、地址碼、數據碼、狀態碼、保留碼和奇偶效驗碼；其中，同步碼用于完成串行數據的幀頭定位與同步；控制碼用于傳送讀寫控制信號和模式選擇信號；地址碼用于傳送外設的地址信息；數據碼用于傳送與外設通信的有效數據；狀態碼用于指示信息傳輸狀態；保留碼用于傳送根據外設定義的數據信息；奇偶校驗碼用于數據效驗，并作為串行幀的幀尾指示。

相比于現有技術，本發明具有下述優點：本發明采用獨特的串行總線讀寫控制方法，實現多個外設與主控設備之間進行串行數據通信的自動控制，并借以主控設備中CPU與RAM存儲器之間高速率的數據讀寫優勢，提高了多個外設與主控設備之間串行數據通信的效率。

附圖說明

圖1為實現本發明方法的串行總線連接示意圖；

圖2為本發明方法的流程框圖；

圖3為串行幀的幀結構以及幀同步的示意圖。

具體實施方式

下面結合附圖和實施例對本發明的技術方案進一步說明如下：