[發明專利]一種脈沖寄存器的實現結構

有效

• 申請號: 201010137957.2
• 申請日: 2010-03-30
• 公開（公告）號: CN101866696A
• 公開（公告）日: 2010-10-20
• 發明（設計）人: 車德亮
• 申請（專利權）人: 北京時代民芯科技有限公司;中國航天科技集團公司第九研究院第七七二研究所
• 主分類號: G11C19/28
• 分類號: G11C19/28
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 臧春喜

1.一種脈沖寄存器的實現結構，其特征在于：包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管和第十六NMOS管；第一PMOS管的柵端接時鐘信號CLK，第一PMOS管的源端接電源，第一PMOS管的漏端接第二PMOS管的源端，第二PMOS管的柵端接寄存輸入信號D，第二PMOS管的漏端接第一NMOS管的漏端，第一NMOS管的柵端接第七PMOS管、第八PMOS管和第八NMOS管的共漏端，第一NMOS管的源端接第二NMOS管的漏端，第二NMOS管的柵端接第二PMOS管的柵端，第二NMOS管的源端接第三NMOS管的漏端，第三NMOS管的柵端接使能信號EN，第三NMOS管的源端接地；第三PMOS管的柵端接使能信號EN，第三PMOS管的源端接電源，第三PMOS管的漏端接第四PMOS管的柵端，第四PMOS管的源端接電源，第四PMOS管的漏端接第四NMOS管的漏端，第四NMOS管的柵端接第四PMOS管的柵端和第三PMOS管的漏端，第四NMOS管的源端接地；第五PMOS管源端接電源，第五PMOS管的柵端接第七PMOS管、第八PMOS管和第八NMOS管的共漏端，第五PMOS管的漏端接第六PMOS管的源端，第六PMOS管的柵端接第四PMOS管與第四NMOS管的共漏端，第六PMOS管的漏端接第五NMOS管、第三PMOS管的共漏端，第五NMOS管的柵端接時鐘信號CLK，第五NMOS管的源端接第六NMOS管的漏端，第六NMOS管的柵端接第四PMOS管、第四NMOS管的共漏端，第六NMOS管的源端接第七NMOS管的漏端，第七NMOS管的柵端接使能信號EN，第七NMOS管的源端接地；第七PMOS管的源端接電源，第七PMOS管的柵端接第三PMOS管的漏端，第八PMOS管源端接電源，第八PMOS管的柵端接時鐘CLK，第七PMOS管與第八PMOS管共漏端接第八NMOS管的漏端，第八NMOS管的柵端接第三PMOS管的漏端，第八NMOS管的源端接第九NMOS管的漏端，第九NMOS管的柵端接時鐘信號CLK，第九NMOS管的源端接地；第九PMOS管的源端接電源，第九PMOS管的柵端接第七PMOS管、第八PMOS管與第八NMOS管的共漏端，第九PMOS管的漏端接第十PMOS管的源端，第十PMOS管的柵端接第四PMOS管與第四NMOS管的共漏端，第十PMOS管的漏端接第十NMOS管的漏端，第十NMOS管的柵端接第四PMOS管與第四NMOS管的共漏端，第十NMOS管的源端接第十一NMOS管的漏端，第十一NMOS管的柵端接時鐘信號CLK，第十一NMOS管的源端接第十二NMOS管的漏端，第十二NMOS管的柵端接使能信號EN，第十二NMOS管的源端接地；第十一PMOS管的柵端接使能信號EN，第十一PMOS管的源端接電源，第十一PMOS管的漏端接第十二PMOS管的柵端，第十二PMOS管的源端接電源，第十二PMOS管的漏端接第十三NMOS管的漏端，第十三NMOS管的柵端接第十二PMOS管的柵端和第十一PMOS管的漏端，第十三NMOS管的源端接地；第十三PMOS管的源端接電源，第十三PMOS管的柵端接時鐘信號CLK，第十三PMOS管的漏端接第十四PMOS管的源端，第十四PMOS管與第十四NMOS管共柵端接第十二PMOS管與第十三NMOS管的共漏端，第十四PMOS管與第十四NMOS管共漏端接第十一PMOS管的漏端，第十四NMOS管的源端接第十五NMOS管的漏端，第十五NMOS管的柵端接第七PMOS管、第八PMOS管與第八NMOS管的共漏端，第十五NMOS管的源端接第十六NMOS管的漏端，第十六NMOS管的柵端接使能信號EN，第十六NMOS管的源端接地；第十二PMOS管與第十三NMOS管的共漏端定義為輸出端Q，第十一PMOS管、第十四PMOS管與第十四NMOS管的共漏端定義為反向輸出端QN，當時鐘信號CLK出現上升沿時觸發寄存輸入信號D，使能信號EN高有效，當使能信號EN為高時，寄存器輸出根據寄存輸入信號D正常動作，當使能信號EN為低時，寄存器輸出恒定為Q＝0，QN＝1。