[發(fā)明專利]非易失性半導體存儲器裝置以及其中的數(shù)據(jù)讀取方法

有效

• 申請?zhí)枺?/td>: 201010135747.X
• 申請日: 2010-03-10
• 公開（公告）號: CN102024495A
• 公開（公告）日: 2011-04-20
• 發(fā)明（設計）人: 板垣清太郎;福住嘉晃;巖田佳久
• 申請（專利權）人: 株式會社東芝
• 主分類號: G11C16/02
• 分類號: G11C16/02;G11C16/26;H01L27/115
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 楊曉光;于靜

1.一種非易失性半導體存儲器裝置，包括：

存儲器基元陣列，其具有多個存儲器串，每一個所述存儲器串包括串聯(lián)連接的多個存儲器基元；以及

控制電路，其被配置為執(zhí)行讀取操作以從在所述多個存儲器串當中的被選擇的存儲器串中所包括的存儲器基元讀取數(shù)據(jù)，

每一個所述存儲器串包括：

半導體層，其具有沿垂直于襯底的方向延伸的柱狀部分并用作所述存儲器基元的體；

電荷存儲層，其圍繞所述柱狀部分并通過存儲電荷而保持數(shù)據(jù)；以及

第一導電層，其圍繞所述柱狀部分，其中所述電荷存儲層被夾在所述第一導電層與所述柱狀部分之間，所述第一導電層平行于所述襯底延伸并用作所述存儲器基元的柵極，

所述控制電路被配置為，在所述讀取操作期間，向不進行所述讀取操作的未選擇的存儲器串中的所述存儲器基元中的至少一個存儲器基元的柵極施加第一電壓，并向不進行所述讀取操作的所述未選擇的存儲器串中的所述存儲器基元中的另一個存儲器基元的柵極施加低于所述第一電壓的第二電壓。

2.根據(jù)權利要求1的非易失性半導體存儲器裝置，

其中所述第一電壓為使所述存儲器基元導通的正電壓而不考慮在所述存儲器基元中存儲的數(shù)據(jù)。

3.根據(jù)權利要求1的非易失性半導體存儲器裝置，

其中，在所述讀取操作期間，所述控制電路將所述第一電壓施加到在所述未選擇的存儲器串中的彼此鄰近的兩個以上的存儲器基元的柵極，并且

其中所述第一電壓為正電壓，所述正電壓小于讀取通過電壓且使所述存儲器基元導通而不考慮在所述存儲器基元中存儲的數(shù)據(jù)。

4.根據(jù)權利要求1的非易失性半導體存儲器裝置，

其中每一個所述存儲器串包括連接在所述存儲器基元之間的背柵晶體管，

其中每一個所述存儲器串還包括：

接合部分，其接合在所述半導體層中的所述柱狀部分的對的下端并用作所述背柵晶體管的體；以及

第二導電層，其圍繞所述接合部分，其中所述電荷存儲層被夾在所述第二導電層與所述接合部分之間，所述第二導電層平行于所述襯底延伸并用作所述背柵晶體管的柵極，

其中，在所述讀取操作期間，所述控制電路將所述第一電壓施加到所述未選擇的存儲器串中的所述背柵晶體管的柵極。

5.根據(jù)權利要求1的非易失性半導體存儲器裝置，

其中所述第二電壓為負電壓。

6.根據(jù)權利要求1的非易失性半導體存儲器裝置，還包括第一傳送晶體管和第二傳送晶體管，所述第一傳送晶體管和第二傳送晶體管中的每一個都使其一端連接到所述第一導電層，

其中所述第一傳送晶體管在所述存儲器串被選擇時導通，并且

其中所述第二傳送晶體管在所述存儲器串未被選擇時導通。

7.根據(jù)權利要求4的非易失性半導體存儲器裝置，還包括第三傳送晶體管和第四傳送晶體管，所述第三傳送晶體管和第四傳送晶體管中的每一個都使其一端連接到所述第二導電層，

其中所述第三傳送晶體管在所述存儲器串被選擇時導通，并且

其中所述第四傳送晶體管在所述存儲器串未被選擇時導通。

8.根據(jù)權利要求1的非易失性半導體存儲器裝置，

其中，在所述讀取操作期間，所述控制電路以交替的方式向所述未選擇的存儲器串中的存儲器基元的柵極施加所述第一電壓和所述第二電壓。

9.根據(jù)權利要求1的非易失性半導體存儲器裝置，

其中所述第二電壓為地電壓。

10.根據(jù)權利要求1的非易失性半導體存儲器裝置，

其中，在所述讀取操作期間，所述控制電路將低于所述第二電壓的第三電壓施加到所述未選擇的存儲器串中的存儲器基元中的再一個存儲器基元的柵極。

11.根據(jù)權利要求10的非易失性半導體存儲器裝置，

其中，在所述讀取操作期間，所述控制電路將所述第一電壓施加到所述未選擇的存儲器串中的第n個存儲器基元的柵極，將所述第二電壓施加到所述未選擇的存儲器串中的第(n+1)個存儲器基元的柵極，并且將所述第三電壓施加到所述未選擇的存儲器串中的第(n+2)個存儲器基元的柵極。