[發明專利]具有內嵌式芯片及硅導通孔晶粒之堆棧封裝結構及其制造方法

有效

• 申請號: 201010135373.1
• 申請日: 2010-03-30
• 公開（公告）號: CN101859752A
• 公開（公告）日: 2010-10-13
• 發明（設計）人: 楊文焜
• 申請（專利權）人: 楊文焜
• 主分類號: H01L25/00
• 分類號: H01L25/00;H01L23/48;H01L23/482;H01L21/50;H01L21/60
• 代理公司: 北京挺立專利事務所 11265
• 代理人: 葉樹明

技術領域

本發明關于一種半導體組件封裝結構，特別是關于一種堆棧式封裝結構。

背景技術

芯片封裝包含電力分配、訊號分配、熱量分散、保護作用及支撐作用等功能。當一半導體組件變成更加復雜時，傳統的封裝技術如導線架封裝技術、柔性封裝技術、剛性封裝技術已不適用于制作較小芯片并具有高密度組件的需求。一般而言，數組封裝如球格數組(Ball?Grid?Array，BGA)封裝相對于其表面區域提供高密度內連結。典型的BGA封裝包含錯綜復雜的訊號路徑，如此會導致高阻抗及低效率的熱路徑，因而導致散熱效果極差。隨著增加封裝密度，有效地分散組件所產生的熱變得更具重要性。為了符合較新一代電子產品的封裝需求，致力以創造出具可靠性、低成本、體積小及高效率的封裝結構。舉例來說，這些封裝需求為電子訊號傳輸延遲的降低、重迭配置區域的減少、以及擴大于輸入/輸出(I/O)連結墊配置的范圍。為了符合上述這些需求，已發展出一種晶圓級封裝(Wafer?Level?Package，WLP)，其中I/O端的數組分布于其主動面上而非外圍接腳封裝。如此端點的分布可增加I/O端的數量并改善此組件的電性效能。再者，透過內連結方式設置于一印刷電路板時，IC所占據的區域僅為芯片的尺寸，而非一封裝導線架的尺寸。因此，WLP的尺寸可被制作的非常小。其一種類型為芯片尺寸封裝(Chip-Scale?Package，CSP)。

IC封裝的改良藉由如增加散熱及電性效能、以及減少制造的尺寸及成本等工業需求所驅動。于半導體組件的領域中，組件密度持續地增加及組件維度持續地減少。封裝或內連接技術于此高密度組件中的需求亦增高以配合上述所提及的狀況。焊錫凸塊的組成物可利用一焊錫合成材質來達成。覆晶技術為本領域中眾所皆知的技術，用以電性連接一晶粒及一安裝基板，例如一印刷線路板。所述晶粒的主動面受限制于數個電性連接，通常被用于芯片的邊緣。電性連接如端點般被設置于一覆晶芯片的主動面上。這些凸塊包含焊錫及(或)塑料以達到機械連結及電性耦接至一基板。重布線路層(RDL)后的焊錫凸塊具有凸塊高約50～100um。此芯片反置于一安裝基板，并將這些凸塊對準于安裝基板上的接合墊，如圖1所示。如果所述凸塊為焊錫凸塊，于覆晶芯片上的焊錫凸塊被焊接至基板上的接合墊。成本上，焊接接合相對上不昂貴，但是其會增加電阻，并由于熱機械應力的疲乏而漸漸出現裂紋和空隙等問題。典型上，所述焊錫為錫鉛合金及鉛基材質，但由于有毒材質的處置及過濾有毒材質進入地下水供應等環境問題，這些材質已經變得較少被使用。

再者，由于傳統封裝技術必須分割晶圓上的晶粒(dice)成為個別的晶粒(die)，再接著分別封裝這些晶粒，因此，這些技術于制造過程中相當耗時。芯片封裝技術高度被集成電路的發展所影響，因此，當電子產品對尺寸變得更加要求時，封裝技術也將有如此要求。如上述提及的理由，今日封裝技術的趨勢朝著球格數組(BGA)、覆晶芯片(FC-BGA)、芯片尺寸封裝(CSP)、晶圓級封裝(WLP)發展。「晶圓級封裝」被解釋為整體封裝，且晶圓上全部的內連結就如同于分割(切割)為芯片(晶粒)的前即完成其它制程步驟。大體上，于全部組裝過程或封裝過程完成的后，各別的半導體封裝再從具有復數個半導體芯片的一晶圓上分離出來。此晶圓級封裝具有極小維度結合極佳電性。于圖9中，此先前技術為三星電子(Samsung?Electronics)于公元2006年四月所發表的技術，其顯示3D堆棧結構具有最小形式因子，利用晶圓級制程以硅導通孔(TSV)內連結902來堆棧硅芯片901。但是，這僅可以處理具相同晶粒尺寸及相同墊片(TSV)位置結構的半導體組件，必須被設計的更加先進。這不可被用于具有不同晶粒尺寸的不同芯片上，只能于正常情況下用于較高密度內存應用。

傳統晶粒僅藉由玻璃所覆蓋，而此晶粒的其它表面則暴露在外。這可能會因外力導致晶粒碎裂。這個過程同樣很復雜，因此，本發明提供一種較安全結構以克服上述所提的問題并同樣提供較佳組件的實施。

發明內容

本發明的一目的為提供一半導體組件封裝(芯片組裝)，其提供低成本、高效率且高可靠度的封裝結構。

本發明的半導體組件封裝結構包含一第一晶粒具有一硅導通孔(TSV)，其開口于此第一晶粒的背側以暴露出接合墊；一增層耦接于所述接合墊及末端金屬墊間，并利用硅導通孔耦合所述接合墊及末端金屬墊；一基板具有內嵌一第二晶粒，且上電路配線及下電路配線分別設于所述基板的上側及下側；以及一導電通孔結構用以耦合末端金屬墊與上電路配線及下電路配線。