[發明專利]半導體裝置及其制造方法有效

申請號：	201010134596.6	申請日：	2010-03-15
公開（公告）號：	CN101859769A	公開（公告）日：	2010-10-13
發明（設計）人：	高橋徹雄;大月高實	申請（專利權）人：	三菱電機株式會社
主分類號：	H01L27/06	分類號：	H01L27/06;H01L29/92;H01L29/06;H01L21/77;H01L21/02
代理公司：	中國專利代理(香港)有限公司 72001	代理人：	閆小龍;王丹昕
地址：	日本***	國省代碼：	日本;JP
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	半導體裝置及其制造方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明涉及半導體裝置，特別涉及包含終端結構的半導體裝置及其制造方法。

背景技術

功率器件是在功率轉換或功率控制中使用的、主要面向功率設備的半導體元件，與通常的半導體元件相比被高耐壓化、大電流化。功率器件需要在反方向電壓施加時切斷電流并保持高電壓。作為功率器件的高耐壓化方法，在日本電氣學會高機能功率器件/功率IC調查專門委員會編、“功率器件/功率IC手冊”、Corona公司、第54～64頁和第170～174頁中，公開有FLR(Field?Limiting?Ring，場限環)結構、場板(Field?Plate)結構等的終端結構。

其中，FLR結構是以多個環狀的P型雜質區域包圍主結(mainjunction)的周圍的結構，其中，該主結是通過低濃度的N型雜質區域、和在該N型雜質區域的內部表面形成的P型雜質區域而形成的。在該結構中，當反方向電壓施加時，在主結穿通(punch?through)之前，通過由各個環狀的P型雜質區域形成的結依次穿通，從而緩和主結的電場。

進而，例如在日本專利申請特開2002-231944號公報、或日本專利申請特開平05-190693號公報中，公開有在各個FLR上隔著絕緣膜環狀地形成有導電膜的結構。在該結構中，通過導電膜作為等電位的環而發揮功能，從而緩和絕緣膜中包含的可動離子的影響。

可是，在FLR結構中，在多個環狀的P型雜質區域之間存在的低濃度的N型雜質區域的部分中對電場進行緩和，因此在使用FLR結構使半導體裝置高耐壓化的情況下，主結的外周部分的面積增大，結果，存在半導體裝置的占有面積增大的問題。

發明內容

因此，本發明的目的在于提供一種在保持規定的耐壓的同時能夠縮小占有面積的半導體裝置及其制造方法。

本發明的半導體裝置具備：襯底，具有主表面；第一導電型的第一雜質區域；第二導電型的表面降場層(RESURF?layer)；第二導電型的第二雜質區域；以及多個場板。在襯底內形成有第一雜質區域。在第一雜質區域內的主表面形成有表面降場層。第二雜質區域比表面降場層具有高雜質濃度，并且在第一雜質區域內的主表面中與表面降場層接觸而形成。多個場板中至少一個與第一雜質區域電連接，并且多個場板中至少另一個與第二雜質區域電連接。多個場板包含下部場板和上部場板。下部場板能夠在與襯底之間形成下部電容耦合。上部場板與下部場板相比形成在從襯底離開的位置，并且能夠在與下部場板之間形成比下部電容耦合的電容大的上部電容耦合。

根據本發明的半導體裝置及其制造方法，能夠在保持規定的耐壓的同時縮小占有面積。

本發明的上述以及其它的目的、特征、方面、以及優點通過與附圖相關地理解的關于本發明的接下來的詳細說明就能更清楚了。

附圖說明

圖1是示意地表示本發明的實施方式1的半導體裝置的結構的平面圖。

圖2是沿著圖1的II-II線的剖面圖。

圖3是示意地表示在本發明的實施方式1的半導體裝置中，通過板構成的電容耦合的剖面圖。

圖4A是示意地表示本發明的實施方式1中的襯底表面的電場強度分布的圖。

圖4B是示意地表示本發明的實施方式1中的襯底內部的等電位線的圖。

圖5A是表示在P型阱2和N型溝道截止區域4之間施加有600V的電壓的情況下的、場板各自的電位的控制的一個例子的圖。

圖5B是表示在P型阱2和N型溝道截止區域4之間施加有600V的電壓的情況下的、場板各自的電位的控制的另一個例子的圖。

圖6是示意地表示本發明的實施方式2的半導體裝置的結構的剖面圖。

圖7～圖14是分別表示本發明的實施方式2的半導體裝置的制造方法的第一～第八工序的剖面圖。