[發(fā)明專利]一種集成電路及其中的電容

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201010134559.5
• 申請(qǐng)日: 2010-03-16
• 公開(kāi)（公告）號(hào): CN102194895A
• 公開(kāi)（公告）日: 2011-09-21
• 發(fā)明（設(shè)計(jì)）人: 尚杰
• 申請(qǐng)（專利權(quán)）人: 炬力集成電路設(shè)計(jì)有限公司
• 主分類號(hào): H01L29/92
• 分類號(hào): H01L29/92;H01L27/02;H01L23/528
• 代理公司: 北京德琦知識(shí)產(chǎn)權(quán)代理有限公司 11018
• 代理人: 牛崢;王麗琴

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路設(shè)計(jì)及制造工藝，具體涉及一種電容。

背景技術(shù)

在集成電路設(shè)計(jì)制造領(lǐng)域，電路當(dāng)中會(huì)經(jīng)常使用到電容。隨著集成電路加工制造技術(shù)的發(fā)展，集成電路中器件尺寸日益縮小，相應(yīng)的加工精度和電路器件的集成度也越來(lái)越高。尤其對(duì)于高精度的模擬集成電路，電容匹配程度的要求往往更高。

在集成電路設(shè)計(jì)制造領(lǐng)域，由于電路器件都是在晶圓上加工制造的，因此在電路設(shè)計(jì)階段就必須為各電路器件之間的連接線預(yù)留空間和位置。對(duì)于集成電路中常見(jiàn)的場(chǎng)效應(yīng)管等器件，由于其工作性能較少受到周邊連接關(guān)系的影響，因此其連接線的設(shè)計(jì)通常比較簡(jiǎn)單。而對(duì)于電路器件當(dāng)中的電容，由于晶圓加工方式?jīng)Q定了其上下極板位于不同的平面當(dāng)中，因此電容與其它電路器件進(jìn)行連接時(shí)，常常需要在電容周邊設(shè)置連接孔等結(jié)構(gòu)以滿足電路器件間連接的需要，同時(shí)，對(duì)于電容來(lái)說(shuō)，其器件的性能指標(biāo)又較容易受到其周邊結(jié)構(gòu)的影響(這種現(xiàn)象通常稱為電容的邊界效應(yīng))，因此，由于生產(chǎn)加工工藝和電路連接關(guān)系帶來(lái)的電容的邊界效應(yīng)往往成為電容匹配時(shí)面臨的最大難題。

如前所述，由于電容邊界效應(yīng)的存在，如何選擇上下極板與其它器件的連接方式以及連接孔的位置選取都是會(huì)影響電容性能指標(biāo)的非常重要的因素。例如，對(duì)于晶圓中加工得到的多個(gè)電容組成的電容矩陣來(lái)說(shuō)，其剖面圖如圖1所示，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，為了便于清晰展示電容結(jié)構(gòu)，圖中省略了與電容結(jié)構(gòu)無(wú)關(guān)的其它特征：

在圖1中，左斜線所示的區(qū)域?yàn)殡娙莸纳蠘O板，右斜線所示的區(qū)域?yàn)殡娙莸南聵O板，由圖中容易看出，所述上極板和下極板位于不同的平面當(dāng)中，上下極板間的交叉線所示區(qū)域?yàn)榈徒殡姵?shù)或絕緣介質(zhì)填充層，則由上極板、下極板和中間的介質(zhì)層組成一個(gè)電容，為了便于描述，下面將圖中由左到右的三個(gè)電容分別稱為電容C1、C2和C3。容易理解，圖1中的3個(gè)電容僅為舉例，在實(shí)際應(yīng)用中，晶圓的同一層當(dāng)中可能同時(shí)加工出更多個(gè)電容并排排列。此外，為了便于對(duì)電容的大小和工作性能進(jìn)行統(tǒng)一，現(xiàn)有技術(shù)中，各電容的上下極板面積的大小、上下極板間的距離和不同電容之間的間距都是經(jīng)過(guò)預(yù)先計(jì)算和設(shè)計(jì)，并且統(tǒng)一加工制造的。這種設(shè)計(jì)和制造電容的方式通常稱為均勻矩陣方式——即，電容的大小、間距和形狀盡量完全一致，以保證電容的準(zhǔn)確匹配和電容實(shí)際值與設(shè)計(jì)值的契合程度。若電容的大小不一致，或相鄰電容之間的間距不等，或者形狀不盡相同，則電容的邊界效應(yīng)就會(huì)使制造出的電容的實(shí)際值與設(shè)計(jì)值有偏差，進(jìn)而影響整個(gè)集成電路的性能。

圖2～圖4示出了現(xiàn)有技術(shù)中，電容與集成電路中的其它電路器件進(jìn)行連接時(shí)，上下極板的連接點(diǎn)及連接孔位置選取方式的示意圖。以下分別具體說(shuō)明：

圖2為現(xiàn)有技術(shù)中一種常見(jiàn)的將電容與其它電路器件進(jìn)行連接的剖面結(jié)構(gòu)示意圖：假設(shè)根據(jù)某個(gè)電路設(shè)計(jì)時(shí)確定的連接關(guān)系，電容C2需要與位于該電容下方的電路(可能是某個(gè)電路器件，也可能是多個(gè)電路器件組成的電路單元)EP連接，其中，C2的上極板需要連接到EP的一個(gè)連接點(diǎn)EP1、C2的下極板則需要連接到EP的另一個(gè)連接點(diǎn)EP2。

電容C2與EP位于晶圓中不同的平面當(dāng)中，而根據(jù)集成電路的加工工藝可知，此時(shí)不同層之間使用低介電常數(shù)介質(zhì)或者絕緣材料進(jìn)行隔離。由于C2與EP之間需要進(jìn)行連接，因此在進(jìn)行電路加工制造時(shí)，對(duì)于C2的下極板，需要有刻蝕出的通孔H2(也稱為連接孔)用以連接所述下極板和EP2；而對(duì)于C2的上極板，則需要預(yù)先在設(shè)計(jì)制造C1、C2和C3時(shí)，拉大C1、C2和C3之間的間距，從而為C2的上極板與EP1之間的通孔H1預(yù)留出空間，圖2中點(diǎn)狀陰影所示區(qū)域即為所述通孔H1和H2。

需要指出的是，由于相關(guān)集成電路和晶圓加工工藝及流程不屬于本文討論的范圍，因此，上述對(duì)于連接孔及電容間距等的描述只是從最終形成的電路的連接關(guān)系的角度說(shuō)明此時(shí)各電容之間的位置關(guān)系以及所述電容與其它器件進(jìn)行連接的結(jié)構(gòu)，而不是對(duì)所述電路結(jié)構(gòu)的加工過(guò)程按實(shí)際加工流程所進(jìn)行的敘述，熟悉集成電路設(shè)計(jì)制造過(guò)程的本領(lǐng)域技術(shù)人員不應(yīng)對(duì)相關(guān)描述做出其它理解。

在圖2所示的結(jié)構(gòu)中，由于電容間間距增大，就會(huì)不可避免的導(dǎo)致晶圓面積的增大或者相同晶圓面積上能夠加工得到的電容數(shù)量的減少，一方面浪費(fèi)了寶貴的晶圓面積、不利于提高器件集成度和降低成本，另一方面，由于電路中的各電容連接關(guān)系并不完全相同——比如圖2中可能只有C2需要進(jìn)行這種形式的電路連接，這就會(huì)造成每個(gè)電容周邊打孔的情況相比于其它電容并不完全相同，從而使得各電容的邊界效應(yīng)明顯，而電容的邊界效應(yīng)又會(huì)進(jìn)一步導(dǎo)致各電容的性能指標(biāo)相比于其設(shè)計(jì)指標(biāo)發(fā)生變化，使得電容的匹配偏離電路的預(yù)先設(shè)計(jì)，從而難以滿足電路實(shí)際工作的要求。